“1电子、1比特”，这项成果让我国存储技术有望换道超车

文 ｜ 《中国科学报》 记者 江庆龄

一个在上世纪末一度成为国际热点、后来却逐渐淡出主流视野的问题，还值得重新捡起来吗？

1967年，浮栅晶体管在美国贝尔实验室诞生，为现代非易失性存储技术奠定了基础。此后近60年，提高存储密度、加快读写速度、降低器件能耗，成为一代代科研人员和产业从业者持续追求的目标。

20世纪80年代中期，随着单电子隧穿与库仑阻塞理论逐步建立，科学家开始设想，能否只用1个电子存储1个比特的信息。到20世纪90年代，“一电子、一比特”已成为信息存储的“终极目标”。

然而，1997年美国科学家演示硅基单电子存储器后，这一新兴“赛道”的问题却开始暴露。一个电子仅能引起约55毫伏的阈值电压变化，状态保持时间也大概只有5秒。这让全球科学界一度对单电子存储的观测与应用不抱希望。

复旦大学青年研究员刘春森、教授周鹏团队对这个困扰业界多年的问题发起了挑战。他们利用二维材料原子级厚度的天然“囚禁”优势，提出自对准平面裁剪方案，构建出共面的漏极-沟道-源极“归壹”结构，首次在室温下清晰观测到单电子的非易失性存储行为。近日，相关研究成果发表于《科学》。

与硅工艺兼容的“归壹”单电子存储器件。戚心茹/摄

01

发明量子闪存，实现“归壹”

计算机的世界建立在“0”和“1”之上。电子存储则构成了现代信息存储的基础。

倘若把芯片不断放大，便会发现，这个看似简单的二元选择需要大量电子共同完成。

以先进动态随机存取存储器（DRAM）为例，大约需要在器件中保持20万个电子才能够独立表示一个信息位。即使是依靠三维（3D）堆叠提高密度的3D NAND闪存，一个信息位仍需100至500个电子。

为什么存储一个简单的“0”或“1”，需要如此多的电子？

在存储器件中，电子进入或离开存储区域，会改变晶体管开启所需的阈值电压。读取电路正是通过辨认这一变化，判断器件存储的是“0”还是“1”。

然而，单个电子携带的电荷量极小，由它引起的阈值电压变化很容易被热噪声、器件波动等干扰“淹没”。为此，存储器件只能依靠大量电子“集体发声”。周鹏将其比作一座大水库，需要灌进或放出足够多的水，外界才能判断水位发生了变化。

人们很自然地想到，倘若把容器由水库变成水杯甚至变得更小，需要的“水”自然就会大幅减少。在20世纪末，研究者围绕这个目标开展了大量工作，以期为测量单电子存储提供新的技术路径。

然而，随着器件缩小，栅极与沟道侧壁之间的边缘寄生电容越来越难以忽略。“这像一条能量泄漏通道，单个电子产生的量子效应原本已经被放大，但又会被这些额外的电容分走，最终能够观测到的信号依然十分微弱。”刘春森表示。

周鹏、刘春森团队重新梳理了前人的研究，分析他们的“卡点”后得出结论——把器件做小还不够，还要把材料压薄、把结构放平。仅有原子级厚度的二维材料具有天然的优势。

他们提出自对准平面裁剪方案，在一片连续的石墨烯上构建共面的漏极-沟道-源极结构。其中，中间区域的沟道与栅极自对准，两侧区域则分别被定义为漏极和源极区域。金属电极则移到远离有效沟道的位置，通过边缘接触与石墨烯相连。仿真结果显示，边缘寄生电容在器件总电容中的占比可降至约2.4%。

研究团队将这一独特的结构命名为“归壹”，并进一步制备出栅长约20纳米的二维单电子存储器件。在27摄氏度下，随着电子逐个进入或离开存储层，器件阈值电压呈现出约0.5伏的阶梯式跃迁。撤去外加电压后，不同单电子状态在5000秒的直接测量中仍保持稳定，显示出非易失保持特性。

刘春森表示，这意味着单电子量子闪存技术跨过了商业化应用的门槛，这也是电荷存储领域的“圣杯”。

从应用视角来看，这一突破极具现实意义。“以往搬运20万个电子才能代表一个信息，现在只需搬运1个电子，能耗无疑将指数级降低。”周鹏说。

在基础研究方面，团队也有新突破，在低温实验中发现了一种反常的量子存储现象。在-263摄氏度条件下，他们通过构筑双狄拉克结构，在微观世界中引入了无法容纳电子的“零态密度”区间。团队将这一机制称为“态密度剪刀”，即在能量空间中，用一把无形的“量子剪刀”将特定的量子态精准“裁剪”，使其凭空消失。

对此，刘春森形象地解释：“房间里原本放着一把椅子，我们把它搬走了，电子进来一看没椅子，只能退出去。”

这项工作得到了《科学》编辑和审稿人的认可。今年2月向编辑部投稿后，研究团队很快收到了意见。在补充了必要的数据之后，论文于5月被正式接收。审稿人评价认为，研究“前景广阔、有潜在高影响力，在存储物理学和纳米器件工程领域备受关注”，“引入新理论机制（态密度剪刀），使得量子态的工程化操控成为可能”。

02

找到正确的路，换道超车

这是团队在过去15个月内围绕二维闪存技术发表的第3篇论文。

2025年4月，团队研制的“破晓（PoX）”二维闪存原型器件实现400皮秒超高速非易失存储；同年10月，他们又推出二维-硅基混合架构“长缨（CY-01）”，将二维闪存器件直接融入成熟的互补金属氧化物半导体（CMOS）工艺平台。两项成果均发表于《自然》。

被问及保持高产出的秘诀时，刘春森笑着说：“每年统计一下我的头发就行。”

玩笑背后，是数年的积累和试错。

2021年至2022年间，团队开始酝酿“破晓”“长缨”“归壹”3项研究。由于精力有限，加之“归壹”始终找不到合适的技术路线，团队只得暂时将其搁置，集中力量推进前两项研究。

等到“破晓”论文被接收时，该论文第一作者、复旦大学2022级博士研究生向昱桐刚好腾出精力，便接手了这个迟迟没有答案的课题。

当时既没有成熟的机理解释，也没有可以直接沿用的器件设计。工科背景的向昱桐先“恶补”了一番教科书上的单电子相关理论，随后投入实验。但最初的两个月，他始终观测不到足够清晰的电压信号。

转折发生在2025年5月。一次讨论中，刘春森提出了“归壹”的初步架构，自对准平面裁剪方案也在讨论中逐渐成形。

“讨论完，我们先做了一次实验，已经能看到一些现象。之后又迭代了一两次，器件就差不多能稳定做出来了。”向昱桐告诉《中国科学报》。

回顾这项一度停滞又在厘清思路后迅速推进的工作，刘春森感叹，找准方向十分重要。“在不断试错的过程中，我们逐渐靠近正确的道路。等真正找准了路，再沿着它延伸，后面就变得越来越快。”

从更广的范围看，二维材料也为我国存储技术提供了换道超车的可能。

周鹏认为，传统硅基集成电路经过数十年发展，已经形成成熟而庞大的产业体系。如果始终沿着既定路线追赶，很难真正实现赶超。二维材料则打开了一条尚未定型的新赛道，使中国科研人员有机会从源头参与材料、器件和芯片架构的构建，也为我国走到存储领域世界前列提供了机会。

03

打造“二维宇宙”，加速落地

团队重新“拾起”单电子存储，还缘于对人工智能（AI）时代存储需求的判断。

长期以来，不同存储器只能在速度、容量、能耗和非易失性之间取舍。静态随机存取存储器（SRAM）、DRAM速度较快，但断电后数据会消失；闪存容量较大、能够长期保存数据，读写速度却相对较慢。因此，无论是电脑还是手机，都不得不配备易失性存储和非易失性存储两套系统，让它们分工合作。

随着AI模型规模扩大，数据搬运带来的时间和能耗开销明显增加。能否找到一种兼顾速度、密度、能耗和非易失性的存储器，成为团队长期追问的问题。

2015年，刘春森本科毕业后来到复旦大学求学，成为周鹏指导的第一个博士生。师生二人从搭建实验平台开始，逐渐建立起二维闪存的材料、器件和测试体系。

2018年，他们报道了首个高速准非易失闪存，将写入速度提升至10纳秒量级，但构建的二维半浮栅闪存结构较为复杂，且在非易失性上做出了牺牲。2021年，他们进一步提出辅助势垒隧穿增强机理，将读写速度提至20纳秒的同时，还确保了数据存储的非易失性。

基于前期积累，他们判断二维闪存器件具有产业化价值。也是在2021年，刘春森的身份从学生变成了老师，开始转变方向，带领团队向集成研究转型。

如今，团队打造的“二维宇宙”已初具雏形：“破晓”指向非易失存储的速度上限，“归壹”触及单个比特所需电荷数的极限，“长缨”则回答二维器件如何接入成熟硅基系统。

3条路线最终需要在工程上汇合，在传统硅材料基础上建立起“杂交”新路径。

周鹏把未来的混合架构比作一幢房子。二维材料负责建造存放电子的“房间”，成熟硅技术承担逻辑控制和系统集成，由硅基CMOS电路负责控制哪些房间放入电子、哪些房间空置。

目前，团队正在筹备成立初创公司，计划将单器件逐步扩展为10兆乃至上百兆的比特级原型芯片，再通过专利授权、联合研发等方式与上下游企业合作。周鹏预计，如果公司孵化和后续工程验证顺利，相关技术有望在未来3至5年进入转化落地阶段。

深度参与“破晓”和“归壹”的向昱桐也计划加入公司，把自己在实验室做出的器件送进产业链。“我想亲自看一看，我们的技术是不是真的有用，能不能经得住市场检验。”他说。

相关论文信息：

http://doi.org/10.1126/science.aeg6638

《中国科学报》 (2026-08-11 第1版 要闻)

文章转载自"中国科学报"公众号