北京
2026年9月1日，在SEMICON Taiwan 2026 存储高峰论坛上，三星电子存储产品规划部门副社长崔璋石（Jangseok Choi）以“开启智慧新维度，以3D整合技术驱动AI时代”为题发表主题演讲，正式对外披露其下一代存储技术布局与“CUBE” 3D存储战略。
CUBE战略：聚焦四大技术方向
崔璋石指出，随着Agentic AI（AI代理）时代来临，系统需具备即时推理与自主决策能力，传统2D与2.5D芯片架构已难以满足庞大数据传输与散热需求。为此，三星提出“CUBE” 3D存储战略，聚焦Capacity（容量）、Utilization（利用率）、Bandwidth（频宽）、Efficiency（效率）四大核心面向：
容量（Capacity）：通过垂直扩展，在不增加印刷电路板（PCB）面积的前提下大幅提升存储容量。崔璋石表示：“我们不再受限于PCB面积，透过垂直扩展即可增加存储容量，无须扩大基板面积。”
利用率（Utilization）：3D不是单纯的堆叠，而是架构的优化，让每一层被更好地运用。三星正通过优化逻辑芯片与内存芯片的配置来降低数据处理延迟。
带宽（Bandwidth）：缩短芯片间距离，以垂直的高速通道取代水平传输，大幅提升带宽。
效率（Efficiency）：聚焦功耗与散热技术，将单一位元数据传输所需的能耗降至最低，最大化每瓦效能。
HBM技术蓝图：HBM4E已出货，HBM5开发中
在产品路线图方面，三星披露了未来HBM产品的清晰演进路径：
HBM4E：三星已于2026年5月开始出货业界首款12层HBM4E样品。当每个GPU配置4个HBM4E堆叠时，系统可提供高达16TB/s的频宽。相较HBM4，HBM4E每瓦效能提升20%，热阻降低10%。
HBM5：三星已着手开发第八代HBM产品HBM5。目标相较HBM4E，效能提高2倍，每瓦效能提升20%，热阻降低20%。
zHBM：从2.5D到3D垂直整合的跳跃性突破
在此次演讲中，最受瞩目的莫过于三星首次在亚洲公开的突破性3D内存架构zHBM。
崔璋石表示，传统HBM采用2.5D架构，将内存与处理器并排放在中介层上。而zHBM将内存直接垂直堆叠在处理器（GPU或CPU）正上方，大幅缩短资料传输距离，实现效能与能源效率的飞跃。
三星为zHBM设定了极具野心的目标：相较HBM5，效能最高提升8倍、每瓦效能提升3倍、热阻降低50%。
zHBM架构的另一个特点是设计弹性——允许客户将特定IP区块整合于内存与AI加速器之间的中介层中。崔璋石表示：“3D技术的核心在于如何运用每一层。三星正优化逻辑与内存的配置，以消除数据处理延迟。”
根据预计，zHBM有望于2028年量产。
zNAND-O：锁定端侧AI的高密度储存方案
针对端端AI（On-device AI）的严苛储存需求，三星提出zNAND-O 3D储存解决方案，结合最新V10 BV-NAND技术与直通硅通孔（TSV）技术，将多个V-NAND芯片垂直堆叠。
zNAND-O通过UCIe标准介面与神经网路处理器（NPU）整合于单一封装中，其规格亮点包括：位元密度为DRAM的10倍，读取带宽为传统NAND Flash的7倍。
三星宣布，zNAND-O样品预计于2028年推出。
先进封装技术：晶圆对晶圆键合与混合铜键合
在实现3D整合的关键制程技术上，三星采用晶圆对晶圆键合（Wafer-on-Wafer Bonding） 突破极细微间距限制，并运用混合铜键合（Hybrid Copper Bonding, HCB） 大幅降低热阻。
崔璋石强调，三星具备从内存、逻辑芯片、晶圆代工到先进封装的整合能力。中国台湾半导体生态系展现了卓越的整合精神，下一代3D-IC必须兼顾结构稳定与散热设计，三星很荣幸能与世界级的中国台湾伙伴深度合作，共同释放3D运算的无限潜质。
编辑：芯智讯-浪客剑
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
