北京
2026 年 5 月，华为芯片负责人何庭波在 IEEE ISCAS 大会上发表了一篇学术论文，提出了一个名字叫做“韬定律”的概念，这一概念的核心主张是不依靠缩小晶体管尺寸来提升芯片性能，改为依靠缩短信号传输路径。
4 个月之后的今天，基于这个此次的第一颗芯片正式发布。麒麟 9050 Pro 使用逻辑折叠技术把晶体管密度提升了大约 55%，NPU 功耗在相同性能之下降低了 66%。
2026 年 9 月 7 日，华为在广州发布了全新的 Mate XT 2 三折叠手机，搭载了上述的这颗麒麟 9050 Pro 芯片。这也是继 2020 年 Mate 40 之后，华为时隔六年时间在旗舰发布会上推出了全新麒麟芯片。余承东在发布会上公布了整机的详细数据，数据显示 Mate XT 2 对比上一代的 Mate XTs，整机性能提高了 42%。
本次芯片的核心变化来自于逻辑折叠这个架构。
传统芯片的逻辑单元铺在同一个平面之上，晶体管之间的连线会沿着平面走。麒麟 9050 Pro 通过晶圆对晶圆的混合键合技术，把数字、模拟以及存储电路划分到垂直堆叠的有源层，重构为一层双层的立体架构。何庭波在论文里打了个比喻，这相当于从平层升级为了复式，内部增设了垂直互联通道，就好比加装了一部电梯。
当信号传输路径变短了，时延就会降低了。
何庭波在 2026 年 9 月 4 日更新的论文里披露了实测数据，每平方毫米的晶体管数量从大约 1.55 亿个提升到了约 2.38 亿个，这个增幅等于此前三年依靠几何尺寸缩小取得的成果总和。逻辑折叠没并有改变晶体管的物理尺寸，它改变的是排列的方式。
功耗数据则是这组数字里比较值得留意的一部分，在性能对齐的条件之下，麒麟 9050 Pro 在真实的负载基准测试中，NPU 功耗降低 66%，GPU 降低 58%，CPU 性能核降低 41%。何庭波在论文里写道，晶体管密度提升之后功耗密度本应同步攀升，但是它反而下降了。
具体到 CPU 和 GPU 的单项表现来看，CPU 方面采用了灵犀 CPU 架构，支持超线程的技术，单核峰值性能提升了 24%，多核并发性能提升了 52%。GPU 方面搭载了马良 GPU，计算单元和缓存翻了倍，支持硬件级的光线追踪，光追能力达到了 5,000 万线，渲染性能提升了 142%。
据了解，逻辑折叠的理论基础来自于“韬定律”。这个定律的核心主张在于是以时间缩微替代几何缩微。几何缩微就是此前几十年芯片行业一直在做的事，不断地缩小晶体管尺寸，从微米到纳米、再从 7 纳米到 5 纳米到 3 纳米。韬定律走的是另一条路线，通过逻辑折叠等技术持续地压缩信号传播时延，在不依赖更加先进制程的情况下提升了晶体管密度。
2026 年 7 月，何庭波更新了 V2 版论文，补充了大量的工程细节和实测数据，把韬定律从理论框架推进为了可量化、可画路线图的技术体系。
但是，麒麟 9050 Pro 的逻辑折叠依然处于相对保守的阶段。当前的混合键合间距为 1.5 微米，折叠仅仅选择性地应用于关键路径，而非应用于全芯片。何庭波在论文中所设定的目标，是把间距降至 3 了以下，当混合键合间距接近了顶层金属布线尺寸的时候，逻辑折叠的潜力才会被充分地释放。
据论文信息披露，麒麟 2026 和 2027 已经完成了流片，2028 和 2029 处于流片前的阶段，四代产品则是全部采用逻辑折叠架构。在主频路线方面，麒麟 2026 至 2029 将依次提升至 3.1GHz、3.39GHz、3.71GHz 和 4GHz。
此外，2026 年 9 月 7 日的发布会是华为时隔六年再次开启全球直播，也是在何庭波提出韬定律之后，第一颗落地芯片的正式亮相。也就是说从论文到芯片用了 4 个月时间，从芯片到产品用了 4 天时间。
运营/排版：何晨龙
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
