他们让晶体管开关越过60毫伏物理红线，芯片功耗迎来新解法

对于“60”这个数字来说，曾经是悬挂在整个芯片产业头顶的达摩克利斯之剑。在芯片上晶体管集成度已经突破千亿级别的今天，每当降低一伏特电压、每当减少一毫瓦功耗，人类都要与一个名叫“玻尔兹曼极限”的物理铁律进行殊死搏斗。

这个铁律规定，传统晶体管在室温下想要控制电流开关一个数量级，那么至少需要提供 60 毫伏的电压。正是这一“玻尔兹曼闸口”难题让处理器的功耗和散热问题成为限制算力发展的最大阻碍。

然而在最近，一篇发表在 Science 上的论文，提供了一个有效的解决方案。来自香港理工大学郝建华教授团队和新加坡国立大学李连忠教授团队的研究成员，他们向 DeepTech 介绍，团队使用了一颗基于铋/硒化铟（Bi/InSe）异质结的隧穿场效应晶体管。这颗晶体管在突破玻尔兹曼极限的同时，稳定实现了以约 30mV 电压控制一个数量级的电流。它还将玻尔兹曼闸口电流推高至 10 微安/微米，开关比做到 10⁷。这意味着传统晶体管的热离子极限被打破，基于冷电子的量子隧穿晶体管打开了一个新阶段。

图 | 论文作者（源：https://polyu.me/4gCpik4）

不管是电脑、手机等我们日常生活中频繁使用的智能电子设备，还是服务器、AI 算力中心等复杂而昂贵的高科技设施，其最基础的单元都是晶体管。在其中，电压被用于控制电流的流动和截止，然后进一步发展出“1”和“0”的定义，并最终以“二进制”这一特殊的数学语言来书写、储存、阅读我们的整个世界。

每一个晶体管所负责的工作仅仅只是在“1”和“0”之间切换；显而易见地，如果我们有更多的晶体管可以同时工作，那我们就可以得到更强大的数据处理能力。

目前，最先进的处理器中集成的晶体管数目已经突破千亿级别。它们同时工作时所带来的功耗和散热问题已经是处理器性能提升所面临的最大阻碍。这并不是遥远的科学问题；我们的手机、电脑常常因为过热而无法工作，企业的服务器经常面临拥堵和超负荷难题，国家的算力基础设施严重依赖于大量的冷却装置，这些都是“玻尔兹曼闸口”所带来的影响和挑战。

在传统晶体管里，电子需要翻越一道能量壁垒才能从一端跑到另一端，这道壁垒叫作势垒。栅极电压的作用就是能够控制这道壁垒的高度的降低和升高。当壁垒降得足够低，电子就可以翻过去，这时电流就通了。而当壁垒太高，电子就会翻不过去，电流于是就断了。

这个翻越过程受到“玻尔兹曼闸口”的支配，室温之下要让电流变化十倍，栅极电压至少得改变 60 毫伏，这个限制来自于玻尔兹曼分布，是热力学带来的一个必然结果。

过去二十年里芯片电压很难再往下降，功耗也降不下来，散热的问题也无法从根本上解决，其根本原因就在这里，于是很多工程师把这堵墙叫玻尔兹曼暴政。

并非没有办法绕过这道墙，隧道场效应晶体管就是冲着这个目的去的。它不利用电子是否翻越壁垒来定义开和关，而是利用电子以波的形式穿越壁垒的概率来定义“1”和“0”。量子力学中有一个广为人知的名词：波粒二象性；它意味着粒子有一定的概率能够直接穿透能量壁垒而出现在另一边，所以就可以节省翻越势垒的能量。这个概率尽管不高，但是确实存在。假如能把壁垒做得足够薄，隧穿概率就有可能变得非常可观。

隧穿场效应晶体管已经被研究了几十年，国际器件与系统路线图（IRDS，International Roadmap for Devices and Systems）把隧穿场效应晶体管列为最有前途的下一代逻辑器件之一。

但在这二十年里它始终有个毛病，就是要么控制电压足够低但输出电流太弱，要么输出电流够用但是开关比不足以满足区分“1”和“0”两种状态的工作需求，用通俗的比喻来说，就是虽然这些骏马需要的粮草都不多，但是要么跑不快，要么刹不住。

（来源：Science）

当两样材料叠加一道干净界面

本次联合团队使用二维铋和二维硒化铟搭了一个异质结隧穿场效应晶体管，这个器件的“玻尔兹曼闸口电流”达到了 10 微安每微米，开关比超过了 10 的 7 次方。

更为重要的是它在长达六个数量级的电流变化范围内，始终保持着低于 60 毫伏每一个数量级电流的亚阈值摆幅。

这个结果意味着隧穿场效应晶体管第一次同时满足了以下三个硬指标：较长区间内连续的低亚阈值摆幅（低的控制电压需求），以及在此前提下所进一步展现的足够高的输出电流和足够大的开关比。要知道 IRDS 给隧道晶体管划的及格线是 I60 大于 1 微安每微米，而本次成果直接做到了 10 倍。

这是因为他们做了两件关键的事：选对了材料，并且把材料的异质结做干净了。

先看材料这块，铋在二维形态下有一个特别的性质，就是它从半金属变成了窄带隙半导体，带隙大约 0.2 电子伏特。

此外，它的电子有效质量非常小，仅有 0.04 倍自由电子质量，有效质量小就意味着电子对于势垒变化的感应更加灵敏，隧穿时候的阻力更小。而隧穿概率和有效质量呈指数关系，当质量减半，概率有可能得到极大的提升。

硒化铟被他们选作沟道材料，它有着合适的带隙，能够保证关态电流足够低。它的静电控制能力也很强，栅极能够有效调控沟道里的能带弯曲，把这两样材料放在一起刚好互补。

但是材料好还不够，隧道晶体管最怕的就是界面不干净。传统方法做二维异质结的时候，大多靠机械转移的方法，把一片材料贴到另一片的上面，这个过程难免在界面里夹进去氧化物或者吸附的空气分子，这些杂质就像在隧道中间砌了一堵空气做的墙，让电子穿过去的概率大打折扣。

本次团队的做法是在超高真空环境里用脉冲激光沉积技术一层一层往上长。先生长硒化铟，再生长铋，整个过程完全不破真空。这样长出来的界面在原子尺度上仍然平整光滑，没有任何的额外夹层。

X 射线光电子能谱测试里铋的 4f 峰非常尖锐，半高宽仅有 0.8 电子伏特，没有氧化铋亦或是硒化铋的峰。透射电镜的截面图也能够清楚看到两层材料之间干干净净。

界面干净了之后，隧穿窗口才能够正常工作。铋和硒化铟接触之后能带自然地弯曲，当栅极电压改变的时候，这个弯曲程度也会跟着变，势垒的厚度也随之改变，隧穿窗口就会跟着打开或者关闭。整个过程完全由量子隧穿主导，无需依赖热激发，这也是它能突破 60 毫伏极限的物理根源。

（来源：Science）

既能跑得动也能刹得住

他们在测试里得到了几组数据：转移特性曲线显示栅极电压摆动 160 毫伏，源漏电流跨越了超过七个数量级之多。传统的鳍式场效应晶体管做到同样的开关比需要大约 800 毫伏栅压。

这里差了五倍，五倍可以比喻成使用同样一节电池，以前能够管一天的活，现在能够管五天。尽管实际芯片不会这么直接换算，但是这个数量级的差距让人看到了降低功耗的可能。

I60 是业界公认的一个硬指标，它衡量的是当亚阈值摆幅降到以 60 毫伏控制每一个数量级电流的时候，器件能够输出多少电流。

这个数值决定了隧道晶体管到底有没有资格替互补金属氧化物半导体（CMOS）干活。本次团队做到了大约 10 微安每微米，是 IRDS 给出的最低要求的 10 倍之多。

他们还做了一个温度依赖实验，当从室温降到 77 开尔文，发现转移特性曲线变化不大。这说明器件里的电流输运机制的确是量子隧穿主导。假设热发射占了上风，温度一降电流就会掉得非常厉害。这个结果也进一步确认了他们的器件工作在正确的物理机制之下。

当沟道长度从 300 纳米缩到 60 纳米的时候，转移曲线开始向低栅压方向偏移，摆幅特性也更加出色。原因在于短沟道里能带弯曲更陡，隧穿概率得到了提升。

当然再缩下去就会遇到短沟道效应，但是他们在论文里提到用二氧化铪顶栅结构能够进一步抑制这些效应，并且已经测试了初步结果。

他们还在厘米级的硅衬底上做了阵列器件，多个器件的表现一致性非常不错，说明使用这种生长方法具备可扩展性。而脉冲激光沉积本身是一种可控的大面积制备技术，和现有的硅基工艺有着不错的兼容性，这对于后续和生产线对接非常关键。

横向对比之前报道过的隧穿场效应晶体管的话，传统三维异质结例如铟砷和锑化镓那一类，电流能够做到差不多够用，不过开关比上不去。二维材料体系例如黑磷、二硒化钨、二硒化锡这些，虽然陡峭摆幅有了，但是电流被大的载流子隧穿质量卡住了。

铋和硒化铟的组合则是第一次同时拿下了高电流和高开关比，在“I60”和“I60 相对关态电流的比值”这两个重要指标上，这项成果都排在了最前面。

图 | 相关论文（来源：Science）

目前，这个器件还处在实验室阶段。当前用的是背栅结构，硅衬底作为栅极，100 纳米的二氧化硅作为栅介质。实际的集成电路里可能还需要过渡到顶栅结构，在工艺集成还有不少活要干。长期可靠性数据譬如负偏压温度不稳定性、热载流子注入效应这些还没公布，而产业界对于可靠性的要求很严苛，往往要经过上千小时的加速老化测试。

但是最难的几步已经迈过去了，材料筛选方向、界面控制技术成熟度和物理机制都已被他们解决。他们让电子穿过了一道本不能穿过的墙，芯片由此有了新的可能。

之前隧道晶体管总被看作是学术玩具，工程上人们不敢用，现在它手里有了能跟互补金属氧化物半导体坐在同一张桌子上的数据。也就是说，隧道晶体管摸爬滚打了二十年，终于第一次在低摆幅的基础上拿到了高电流和高开关比的入场券，这一里程碑的研究成果距离应用落地又近了一步。

参考资料：

相关论文 https://www.science.org/doi/10.1126/science.adx6059

运营/排版：何晨龙

注：封面由 AI 辅助生成