京微齐力 FPGA & HPU：以异构可编程芯片赋能多行业智能化发展

当AI从云端一路下沉到智能眼镜、机器人乃至每一台终端，端侧设备需要实时感知、实时决策、实时执行，这对芯片的考验不再只是峰值算力，更是功耗、时延、接口与场景适配的综合能力。

9月10日，在由芯师爷与IICIE国际集成电路创新博览会联合主办的“端侧AI芯势力——2026智能终端芯片生态峰会”上，京微齐力（北京）科技股份有限公司市场总监张伟平带来题为《京微齐力 FPGA & HPU：赋能多行业智能化发展》的主题演讲，围绕消费电子、机器视觉、人工智能与工业智能化四大市场浪潮，系统阐述了公司的战略定位、三阶段产品路径与面向端侧智能的异构计算布局。

视频来源：芯师爷

值得特别关注的是，尽管京微齐力以 FPGA 起家并在该领域深耕多年，但公司当前战略方向已不再局限于“单一 FPGA 器件”，异构可编程计算芯片 HPU（Heterogeneous Programmable Unit） 的重要性正日益凸显。本次演讲标题中的“FPGA & HPU”，正是这一战略升级的注脚：FPGA 提供可编程逻辑的底层能力，HPU 则是把 FPGA 可编程逻辑与 CPU/MCU、NPU/DSP、安全核乃至通信与驱动等异构单元集成于一体的更完整计算形态——它不再只是一颗“胶水逻辑器件”，而是面向端侧智能的一体化可编程计算平台。

京微齐力市场总监张伟平

“我们公司主要还是做 FPGA，它其实就是一个现场可编程的逻辑阵列，用来辅助现有的各种应用——在大家还没有现成解决方案的时候，我们提供一个解决方案。”张伟平开场引出了京微齐力从 FPGA 向 HPU 拓展的逻辑起点。

01

四大浪潮交汇：端侧算力需求全面爆发，京微齐力“辅助”应用迭代

张伟平首先从市场端切入，勾勒出四股交汇增长的产业浪潮：消费电子2026年全球规模预计达7626亿美元，CAGR 约5.9%；机器视觉2026年全球突破286亿美元，CAGR 达12.7%，中国市场增速高达16.3%；人工智能2030年全球规模预计超过2220亿美元；工业智能化2026年全球突破4860亿美元，中国市场以19.7%的增速成为核心动力。四股浪潮共同构成了端侧智能芯片的广阔舞台。

浪潮之下，端侧系统却面临共同难题。张伟平指出，无论是机器人、工业相机还是智能终端，主控芯片在设计阶段虽已考虑诸多场景，但应用场景迭代实在太快，原有方案往往“跟不上”，仍需外部灵活的接入与补充。“我们的东西就是在弥补大家的应用场景，让大家的产品迭代更迅速。”面对 GPU、CPU 等主控芯片的强势地位，他对京微齐力的芯片产品角色给出清醒界定：不是替代者，而是辅助伙伴。“我们是作为他们的一个辅助伙伴，而不是去取代他们。我们跟随他们一起，共同去适配这个行业的变化与迭代。”

这一思路早在创立之初便埋下伏笔。张伟平介绍，京微齐力是国内最早步入“SoC + FPGA”异构架构研发的厂商之一，并率先落地 FPGA + MCU 异构方案，能在边缘侧把各种数据经前端简单处理后，迅速交给后面的“大脑”处理。

02

CVI+战略：从 FPGA 到 HPU 的三阶段异构进化

以消费电子（C – Consumer）切入，围绕“视觉感知未来（V – Vision）”与“智能服务工业（I – Industry）”，京微齐力以“CVI + 三阶段发展”为战略主线，规划出“1.0 探索切入 → 2.0 聚焦视觉与边缘智能 → 3.0 拥抱工业与智能化”的三阶段路径。

1.0 阶段，工业市场推出 M5（FPGA + 8051 SoC）与 M7（FPGA + Cortex-M3 SoC），消费电子市场自研 H1D03、H3、H3p 等芯片，以低成本、高自适应快速进入客户端量产。

2.0 阶段，公司顺势推出 H7、P2、P3、PV 系列切入视觉领域，其中 PV 系列专为边缘算力系统而生。

3.0 阶段，是战略跃迁的关键一步，也是 HPU 理念的完整呈现：面向新能源、智能制造、人形机器人、智能医疗、汽车电驱等新兴市场，将 CPU/MCU、DSP/NPU、安全核、FPGA 等异构单元集成为一体，目标是以单芯片满足边缘市场对性能、实时、高可靠性与面积的极致要求。

从产品路标看，H7、P2 等已实现量产，PV65 也已开始量产，PV180（180K LC）、H10将陆续推出。其共同逻辑，是让数据更快、更好、更容易地传递到后端处理单元——这正是从 FPGA 走向 HPU 的内核所在。

03

PV 飞马视觉系列：HPU 理念的先行样本，六大场景全面渗透

作为重点推介的产品线，PV（飞马视觉）系列是 HPU 理念落到实处的先行样本，在单芯片内同时集成 FPGA 可编程逻辑与片上MCU。它采用6输入查找表架构，提供40,800个LUT6与112个36Kb EMB，内置104个DSP、ARM Cortex-M3 MCU（200MHz）、32KB SRAM与AES加密，达到AEC-Q100 Grade 2车规等级；接口方面，SerDes支持4～12.5Gbps并集成硬核PCIe Gen 3，MIPI C/D PHY达业内领先水平（D-PHY 4.5Gbps、C-PHY 2.5Gsps），还配备硬核DDR控制器与LVDS高速IO，提供65K、35K、180K三档容量。

依托 FPGA + MCU 协同与完整 SDK，PV 系列在六大场景中展现能力：医疗影像（CT/MRI 加速，实时延迟<1ms）、智能视频分析（单平台并发16路 4K）、汽车电子（多传感器融合，AEC-Q100 G2 车规）、工业质检（处理速度>1000fps，零漏检）、显示背光（Mini-LED 分区 1000+ Zone）、8K视频桥接（带宽12.5Gbps）。六大场景横跨视觉感知与智能工业两条主线，恰好对应“CVI +三段式战略”的V与I两大支点。

04

生态进阶与未来：补齐英伟达“数据入口”，H10 迈向 HPU 成熟形态

演讲中一个值得关注的细节，是京微齐力与英伟达边缘 AI 生态的协同。针对传感器协议繁杂、集成成本高昂的痛点，英伟达推出 Holoscan Sensor Bridge（HSB），通过 FPGA硬件接口把高速传感器数据零拷贝地流式传输到 GPU 内存。而 PV 系列正是 HSB 的理想“前端”：借助 FPGA 灵活扩展前端，通过十一路万兆以太网，按 NVIDIA 自身标准把数据直接送入其处理环境，补齐了英伟达边缘 AI 的“传感器数据输入瓶颈”，形成传感器 → HSB → GPU → 仿真 → 云的物理 AI 闭环。

本次演讲预告的 H10 平台，则代表 HPU 走向成熟的形态。“这个 CPU 不是来取代后面的处理或推理的，而是我们在边缘层帮大家尽快把数据处理完，让后端负载更简单，”张伟平以此点出 HPU 的分工哲学：异构单元各司其职、协同加速。H10 采用双核 AMP/SMP 架构，具备微秒级实时响应、4～10 TOPS 异构算力与可编程灵活性，并达到 ASIL-B/D 及ISO 21434/26262 合规要求；它将控制器、AI 加速、安全模块、通信网关、运动驱动与视觉感知集成于单芯片，传统方案需3-5颗芯片才能实现，全面支撑汽车 ADAS、工业视觉、智能机器人、新能源等场景。

当端侧 AI 的迭代速度快到让固定架构的主控芯片“跟不上”，可编程、可重构、可异构集成的计算底座，便成了连接传感器与智能中心之间最灵活的一环。从 FPGA 起步，京微齐力正沿“CVI + 三阶段发展路径”，把产品从单颗可编程逻辑器件推进到 HPU 异构可编程计算芯片——既服务于医疗影像、工业质检、汽车电子等成熟场景，也通过适配英伟达 HSB 为具身智能、自动驾驶打开新入口。

本文根据嘉宾演讲做不改原意编辑，如有任何问题，敬请联系联系微信：xsychief。