同一颗芯片，单核跳得多而多核跳得少，制程红利分到哪一格？

跑分表我是横着看的。单核一列，多核一列，图形一列，三列数字从头扫到尾，只有最左边那一格往上抬了一大截。

我的总看法先摆在这里：这颗芯片真正变的不是算得快，是同样一件事花的电少了。单核那一格跳得最凶，因为只有它能把省下来的电全揣进自己兜里。

那一列数字里只有一个格子在跳

我不记具体分数。分数年年涨，记了也没用，我记的是形状：一格跳起来，两格抬起来。

跳的是单核。抬的是多核和图形，幅度小一截，方向一致。

头一遍我以为测试没跑稳，隔了一阵换个时间重跑，曲线还是那个样子。后来才想明白，这三个测试考的不是同一种能力。

单核考一个核能跑多快，多核考 6 个核一起能顶多少活，图形考 7 核在并行任务上的吞吐。三个问题，3 把尺子。

测法也不一样。单核只铺一个线程，多核把线程铺满，图形是持续跑一段固定场景再取平均。我以前把跑分当结论，现在只当线索。

再往下一层，这两个测试的瓶颈根本不在同一个地方。单核拼的是一个核从零跑满的能力：起步、拉频率、把电压给到位、算完再落回来，全压在一颗核的电压频率曲线上。多核拼的是调度器的手艺：活能不能拆成 6 份、拆开之后内存带宽喂不喂得饱、功耗墙怎么切分。本质上，前者是单点的极限，后者是分配的效率。

测的不是同一种能力，瓶颈也就不在同一个位置。

结论得自己往下追一层。我给自己定过一条规矩：先看那点省下来的电，究竟落在了哪个格子里。

制程给的是电不是速度

这是最容易混的一处。工艺做到 2 纳米级，变的不是算得多快，是算一次要多少电。

晶体管小了，栅极短了，开关一次要推的电荷少了；同一格电，能完成的翻转次数变多。

把 5 纳米、3 纳米、2 纳米排成一条线，差的不只是尺寸。同样一块面积，2 纳米能放下的晶体管数大约是 5 纳米那一代的 2 倍，能塞的单元跟着变多；同样的频率，电源电压还能往下走一档，而功耗大致跟着电压的平方走，这一档省下来的份量比听起来大。3 纳米卡在中间，密度也在两代之间。

漏电这条线更绕。栅极越短，关断时越难把沟道掐死，漏电会先恶化；工艺得把沟道四面八方包住，栅极从一面变成四面，才把这笔账还上。代价是工序变多、良率变难，所以新工艺的头一批往往不好看，真正兑现要等它爬完坡。

这份便宜是制程直接给的，和降频省电完全两路。降频是少干活换省电，制程是干同样的活本来就少用电。

一个靠节流，一个靠换了个更省油的发动机。

再往物理里说一句。频率越高电压得跟着抬，功耗大致是电压的平方乘频率，所以越往高频走，每一兆赫兹越贵。制程做的事，是把整条电压频率曲线往下压了一截。

同一个频率点更省，同一个功耗下能跑更高。这也是为什么 2 纳米这个数字不能直接翻译成快一倍，它只说明同一块面积里能塞下更多晶体管。

省下来的这部分电，可以换成频率，可以换成核，也可以换成芯片上的面积。三种花法，花在哪，哪一块就好看。所以制程发下来的是一份预算，不是一份成绩。

换句话说，制程只负责把电省下来，怎么花由结构说了算。

这句话我后来越用越顺手。看任何一颗芯片，我一般先看它把预算花在哪，再看它涨了多少。

一颗核跑满时省下的电归谁

单核测试是个极端场景。6 个核里只有 1 个在满负荷跑，另外几个基本闲着。

整颗芯片的功耗上限是定死的。这时候只有一个核在花电，预算全归它，制程省下来的那一份可以一分不留地换成更高的频率。

单核涨幅最大，不是因为那个核更聪明，是因为它独占了一整份预算。

反过来说，如果这一代把预算挪去多堆两个核，单核那一格就不会这么跳。我后来不太看总核心数，原因就在这儿：核多不等于每一格都涨。

单核为什么值得单独看？因为我一天里大部分动作都是单线程的：点开一个应用、切一个页面、等它刷出来。这条链路上没有六个核一起发力的机会，只有一颗核在拼命跑。

所以单核那一格，离我的手感最近。

六个核一起跑就得分锅

多核测试反过来。6 个核同时拉满，总功耗墙没变，每个核分到的电就少了一截。电少，频率就上不去，只能退到更省电的区间里把活干完。

这里有个容易忽略的点：多核跑出来的不是单核峰值乘六，而是全核频率乘六。全核频率本来就远低于单核峰值，因为六份电同时烧，墙很快就到了。

六个核一起干，总量当然比一个核多得多，可每一次往上加的幅度被摊薄了。

所以多核跳得少，不是制程在这儿失效，是制程省下的电被六个人分了。一锅饭原来够四个人吃，现在米多了一点，可端碗的变成六个。

本质上，多核那一格的上限是那面功耗墙，不是制程。

多核什么时候真的有用？导出视频、批量处理照片、解一批压缩包，这些活才吃得下六个核。这类活在我这儿一周也就两三回，用得少，感受自然淡。

分数涨得少，体验差别也小，这两件事在这儿是对得上的。

两个超大核加四个能效核

这一代的核数是 6，2 个超大核配 4 个能效核。常见的八核是 1 个超大、3 个大、4 个小，少掉的是中间那一层。

中核的位置最尴尬：重活干不过超大核，轻活不如能效核省电。日常调度里，它经常是被叫醒、干两下、又睡下的那个。

同一块面积，怎么分是结构问题。1+3+4 的八核分三档：1 个超大核、3 个中核、4 个能效核。2+4 的六核只分两档：2 个超大核、4 个能效核，中间那层干脆不设。少一层，剩下两层就分得更厚，两个超大核各自能拿到更多晶体管和功耗额度。代价是容错变小，只有两档，调度器一旦分错，没有中间那一档来接。

把这一层砍掉，省下的面积和功耗预算就能压到两个超大核上。单核成绩只看最强的那一颗，所以这个配比是冲着单核去的。

少两个核凭什么可能更快？因为另一颗超大核不是摆设，它是备份。一颗核长时间满跑会发热，热了就得降频；两颗轮着上，每颗的连续负载减半，频率能守在更高的位置。峰值没变高，守住峰值的时长变长。跑分跑 1 分钟看不出这件事，连续用 10 分钟就看得出。

多核那头则靠 4 个能效核一起顶。单个不强，胜在省电，六个一起跑的时候，它们承担了大部分的量。

敢砍到 6 核，前提是能效核本身变强了。制程让它在同样的电下多干一点活，中核原来那份活才有人接。

所以核数变少不等于缩水。它更像是把三个档位压成两个档位，中间那档的活分给了两头。

还有一个副作用：档位少了，调度器要做的选择变少，任务在两种核之间来回搬的次数也少。搬一次就有一次开销，这部分开销不进跑分，进的是电费和机身温度。

双十六核的神经引擎是从版图上抠的

这一代最大的结构变化不在 CPU，在神经引擎。上一代是 1 组 16 核，这一代是 2 组 16 核。

芯片面积是有数的。多一组单元，就得从别的地方划走同样大的一块。

这个有数是有具体出处的。一颗芯片不是想画多大就画多大：一张掩模一次曝光能覆盖的窗口就那么宽，业界按 26 毫米乘 33 毫米这个框来做，超出去就要分两次曝光再拼接，拼接处的走线和良率都要付代价。

面积是硬上限，不是预算表上能商量的数字。

没有白来的算力。多出来的这组 16 核，代价是通用那一侧少了一点余地。划给推理，说明这代把优先级放在了这儿。

这代的图形是 7 核，没被砍，让出来的多半是缓存和周边的余量。

为什么是推理？这类活算一遍就出结果，不用像训练那样反复搬大块中间数据，天生是能效敏感、带宽压力小的一类。

并行度翻倍还有个直接好处：同一个模型可以拆得更细同时算，等待的空白被填上了。

能效一上来，原本只能放在云端的模型，就能塞进手机里跑。这件事的份量比跑分重，跑分是同一件事做得更快，推理搬回本地，是换了一类能做的事。

搬回本地也不是免费的。碰上逐字生成的那类活，每吐一个字都要把权重从内存里搬一遍，搬得快不快看内存带宽；带宽不够，16 核也只能排队干等。另一头是电：一块手机电池按 15 瓦时上下算，整机平均功耗 3W 能撑 5 小时，推理一开，平均功耗多 1W，就只剩不到 4 小时。所以这件事能不能成，取决于带宽、电、算力三样里最矮的那一样。

我拿相册搜索试过。以前这类活要么等云端回话，要么只能做很粗的分类；现在它在本地转一会儿就出结果，转的时候机身会温一点，但不烫，也不掉网。

我拿三个场景去称它

参数看完，落到我身上，我只用 3 个问题去称它。

第一个，我一天里最常做的那件事，是不是非得靠它。第二个，这件事离不离得开网络。第三个，我等不等得起那 3 秒。

三个问题里只要有一个答案是离不开，这颗芯片对我的意义就要打折。

反过来，如果三件都落在本地，它给我的不是快，是不用等。我的尺度就是这样，不看峰值，看我有多少件事被从等着变成了不等。

我的原则是：三个问题里两个以上落在本地，这代才值得我记一笔。只有一个落本地，那就只是一格跑分热闹，跟我没什么关系。

地铁上没信号的那 10 分钟，我以前只能站着发呆；现在有些活能在本地跑完，这段路就不算白走。给父母换机也是同理，他们不看跑分，只会说这机器点一下要等一下。

等一下这三个字，才是处理器真正的战场。

顺带说一句，行业的尺子也换过一次。早年比像素，数字大的有理；现在比处理器，因为像素早就够用，卡住体验的是算力和电。

换尺子的规律其实很简单：换到那个更容易被比较的量上。像素是一个数，核数是一个数，纳米也是一个数；能效不是数，是一条曲线。能被印在背板上的，永远是单个数。

我的判断是：一个行业开始比什么，就说明那样东西已经被压缩成一个能喊出来的数字了。

我自己被这个转变推着走。以前翻参数先找摄像头那几行，现在先找制程、核数、神经引擎。换我判断，我会先问这三样各自对应哪件日常小事，问不出来就不算数。

单核那一格跳得最凶，说明省电这件事最直接的兑现方式，是让同样的活快点干完。多核和图形跳得少，说明把电分给更多单元，收益是要打折的。

这个折扣不是坏事。它只是提醒我，跑分表上每一格的含金量不一样。

一格装的是速度，另一格装的是能做的事。

所以单核跳得多、多核跳得少，不是数据打架。同一份电，在不同结构里被分成了不同的样子。

我衡量一颗芯片，只看三件事：同样的活省不省电、能不能同时在本地干几件、那几秒等不等得起。这三样过了，跑分高低我都能接受。

我宁可把这一代看成一次换赛道，不是一次提速。

有句话说得好，水涨船高。水位是制程抬起来的，可先浮起来的一定是那条单独跑满的船；六条船一起走，水涨的那点高度就被摊平了。

我后来养成一个习惯，先看表里哪一格没怎么动，再回头找原因。没动的那几格，往往比动了的那一格更说明问题。

这些数字我是对着公开规格一条一条核的，核到第二遍还改过一处。原创不易，一格一格拆跑分这件事，比看起来费时间得多。

|来源：互联网|编辑排版：小四|说明：本文由智慧数码体验整理创作，转载请注明来源

免责声明：本文仅供学习交流参考，不构成医疗、投资、法律等专业建议，亦不代表本公众号立场。部分文字、图片、音视频来源于网络，版权归原作者所有，如涉侵权请及时联系，我们将第一时间删除。读者据此操作风险自担，本公众号不承担相关责任；留言评论仅代表发布者个人观点。特此声明。

不要吝啬打赏啊，点击下方送出道具吧～