奕成科技李超良：算力驱动，封装跃迁

在2026成都产投产业投资生态大会暨“产投28计划”年度大会上，成都奕成科技董事长李超良发表题为“算力驱动，封装跃迁”的主题演讲。他结合奕成科技的产业实践，分析了AI算力需求驱动下半导体与先进封装产业的发展趋势，并分享了企业在板级高密度封装、产能建设及产业链协同方面的布局。

李超良表示，成都产投对奕成科技的支持始于2020年。“产投28计划”推出后，企业进一步感受到从长期耐心资本到上下游产业链资源对接的系统级赋能。面向AI高算力需求，先进封装正朝着大尺寸、高密度、低成本方向加速演进。

以下为现场演讲实录，经投中网整理。

各位尊敬的领导、各位来宾，大家上午好！我是成都奕成科技的李超良。刚才，我认真聆听了苗伟董事长的精彩主题分享。作为成都集成电路生态圈的重要一分子，我深有感触。

谈起成都产投对奕成科技的支持，实际上早在“产投28计划”发布之前的2020年就已经开始，至今已有六年。去年“产投28计划”推出后，我们更是切切实实感受到了系统级赋能：从长期的耐心资本，到上下游产业链资源的整合对接，产投用实际行动诠释了资本与资源协同支持产业发展的价值。

正是有了这样的支持，奕成科技才能更快跨越从技术验证到量产的鸿沟，建成目前中国大陆首座实现板级高密系统封测量产的工厂。

今天，我想借这个宝贵的机会，与大家分享先进封装的行业趋势，以及奕成科技在先进封装领域的产业实践与生态构建。我的题目是“算力驱动，封装跃迁”。

AI算力驱动半导体进入新一轮增长周期。先看大的产业背景。过去40年，从PC时代到移动互联时代，半导体产业规模虽经历过周期性波动，但整体保持相对平稳的发展态势，并逐步攀升至5000亿美元。拐点出现在2022年底，ChatGpt的横空出世，推动半导体产业进入AI驱动的新阶段。

2026年，全球半导体市场规模预计将达到1.7万亿美元，到2030年将突破2万亿美元。这样的爆发式增长，在产业发展历程中并不多见。背后的核心驱动力，正是快速增长的AI算力需求。

从美国与中国云服务厂商资本支出的变化趋势看，到2030年前后，北美云服务商资本支出预计约为1.6万亿美元，中国云服务商约为1800亿美元。这些投资大量流向AI算力底座和基础设施建设，进而带动AI算力芯片需求快速增长。

在整个半导体芯片市场中，AI芯片的占比预计将从35%提升至50%以上，占据半壁江山。随着AI算力增长以及高精度计算需求提升，先进封装也在快速发展。2025年，先进封装市场规模已超过传统封装，达到500多亿美元；到2030年，预计将达到1000亿美元。

在先进封装领域，板级封装的市场增长动能尤其充足，正在从第一阶段以消费电子为主的基本盘，迈向第二阶段面向AI与高性能计算的增量市场。2026年，板级封装市场规模预计约为5亿美元；到2031年，有望突破30亿美元。

技术演进的根本动力，仍然来自高算力需求。在高性能终端AI快速发展的背景下，数据中心服务器、具身智能、智能驾驶、AR/VR等需求持续增长，推动高算力芯片的封装形式由2D向2.5D乃至3D发展。2.5D和3D封装能够在有限空间内集成更多芯片，以更高密度实现互联，并兼顾更优成本。

从技术路线看，2.5D封装正由整面硅中介层向局部硅桥演进，并进一步延伸至CoPoS板级2.5D局部硅桥方案；与此同时，以HBM堆叠为代表的3D封装持续发展。未来，通过2.5D与3D协同集成形成3.5D封装，可以更好地满足AI高算力需求。

趋势一：从整面硅中介层走向局部硅桥。具体而言，当前较为主流的CoWoS-S正向CoWoS-L演进，也就是由整面硅中介层转向局部硅桥封装。封装尺寸持续扩大，在3.3倍光罩尺寸以内，整面硅中介层仍是主流；超过3.3倍后，随着封装尺寸的扩大，则需要进一步转向CoWoS-L乃至CoPoS-L。

之所以以3.3倍光罩尺寸为重要分界，主要在于技术与有效成本之间的平衡。更大的硅中介层会带来两方面问题：一是曝光面积拼接导致良率下降；二是硅中介层增大后，其热膨胀系数与基板之间的失配加剧，容易引发可靠性问题。转向局部硅中介层后，可以在GPU与HBM等需要高密度互联的位置使用硅桥，其余区域则通过RDL实现互联，从而实现性能与成本的平衡。

趋势二：从晶圆级封装走向板级封装。从CoWoS-S到CoWoS-L，再到CoPoS-L，另一个重要变化是由晶圆级封装转向板级封装。以50×70平方毫米、约4倍光罩尺寸的封装为例，在300毫米晶圆上大约只能排布12颗；在300×300平方毫米的板级载板上，大约可以排布20颗；而在510×515平方毫米的板级载板上，排布数量可达到约54颗。

随着封装尺寸越来越大，晶圆的边缘浪费也会不断增加，利用效率随之降低。对于超过4倍光罩尺寸的大型封装，510×515平方毫米板级封装的产出效率可达到晶圆级封装的4至6倍；在AI高算力芯片场景下，单片成本预计可降低30%至50%。

趋势三：从平铺集成走向立体堆叠。随着AI算力与集成度要求不断提高，芯片之间的互联距离需要进一步缩短，互联密度与带宽持续提升，延迟、功耗和外形尺寸则不断降低。这驱动封装由2D向2.5D演进，再进一步走向3.5D，即在2.5D封装基础上叠加3D堆叠，并通过硅桥实现互联。这不仅是封装形式的变化，更是对物理极限的进一步拓展。

趋势四：从传统有机基板走向玻璃基板。随着封装尺寸增大，硅中介层在良率和可靠性方面面临约束，ABF基板也将逐步向玻璃基板演进。玻璃基板具备优异的高频电学性能和热稳定性，能够有效缓解封装尺寸增大后的翘曲问题，同时满足高密度与低功耗要求。英特尔在2023年提出相关概念后，玻璃基板正逐步接近关键发展节点。我们预计，2028年至2035年将实现对称结构玻璃基板的大规模量产，2035年以后实现非对称结构玻璃基板的大规模量产。

趋势五：从可插拔光模块走向NPO与CPO。AI算力集群规模不断扩大，对互联技术的带宽、距离和功耗提出了更高要求，传统电互联逐渐难以满足需求，行业开始转向光互联。

当前主要有三种技术形态。第一种是传统的可插拔光模块。交换机芯片到光模块之间往往需要经过十几厘米甚至几十厘米的传输距离，距离长、损耗大，还需要配备高功率芯片进行补偿，成本和能效都不理想，制约AI算力集群进一步扩大。

第二种是NPO，即近封装光学。其思路是将光引擎与交换机芯片分别封装后，在ABF基板上实现互联，把原本十几厘米甚至几十厘米的距离压缩至厘米级，从而显著提升互联效率。

第三种是CPO，即光电共封装，也是面向未来的重要方向。通过2.5D与3D封装，可以将EIC与PIC进行3D堆叠，同时通过2.5D封装把GPU、HBM等集成在中介层上，使互联距离进一步缩短至毫米级，大幅提升系统效率。

从可插拔光模块到NPO，再到CPO，本质上是光电转换不断向计算芯片靠近。在这一过程中，先进封装的意义不再只是互联，而是真正实现光电融合，提升AI算力集群的整体能力。

总结来看，AI算力发展对先进封装提出的核心要求，可以概括为九个字：大尺寸、高密度、低成本。下面，我结合奕成科技的实践，介绍我们在先进封装特别是板级封装领域的探索。

以板级高密度封装平台承接AI算力需求。奕成科技第一工厂聚焦先进板级封测，项目总投资55亿元，板级载板尺寸为510×515平方毫米，厂房面积约2万平方米，具备稳定量产能力。

奕成科技的发展历程，也见证了成都产投始终如一的信任与支持。2021年底，第一工厂项目奠基开工，随后进入较为艰难的技术验证与爬坡阶段。在这一过程中，产投旗下重产基金、科创投先后三轮注资奕成科技，托住了企业的底盘，陪伴我们度过最困难的技术验证阶段。

有了这样的底气，我们才得以在商业化前期取得关键突破。2024年10月，公司跨越重要里程碑，实现产线量产拉通；当前，公司正积极推进C轮融资交割，并全力以赴向2027年AI 2.5D大规模量产目标迈进。

在技术平台方面，公司以板级高密度平台为基础，构建了FOPLP、FCBGA、CoPoS和CoPoS+四类平台。其中，CoPoS与CoPoS+是面向未来的核心平台。这些平台既可以向下兼容，也可以向上突破：既能够服务射频芯片等小芯片，也能够支持高性能异构集成的GPU、专用交换芯片等产品。

依托上述产品与技术平台，奕成科技可以覆盖手机、可穿戴设备、笔记本电脑、车载电子，以及AI基础设施、服务器、网络、高性能计算和人工智能等应用场景。

产能与生态布局上，以链主企业带动上下游协同跃迁。面对国产AI芯片数量的激增，我们规划建设二工厂，规模将达到第一工厂的近三倍。

作为成都集成电路产业链主企业，奕成科技在与上游设备、材料合作伙伴联合开发的过程中，不仅攻克自身技术难题，也带动上游供应链协同跃迁。第一工厂建设过程中，设备国产化率达到70%，材料国产化率达到60%。随着第二工厂建设和投产，这一比例还将持续提升。

在这个过程中，公司技术能力不断提升、产能规模持续扩大，将形成更强的产业牵引力，带动上游配套资源进一步向成都集聚，共同完善成都本地半导体产业生态，扎实助力“产投28计划”落地。

奕成科技也将继续深深扎根成都，横向协同、纵向赋能，与在座各位共同建设成都集成电路产业生态圈，共筑产业发展新篇章。

谢谢大家！