华为韬定律引外媒热议：被全面封锁之后，中国企业索性重开一条路

前沿导读

据《观察者网》新闻指出，华为韬定律发布之后，引起了国外媒体的热议。英国路透社、美国NBC等媒体均在报道中指出，中国企业正在探索一条可以绕开美国技术封锁，并且摆脱此前依赖于西方半导体产业链的自主技术路径。这种重构一条发展路径的想法，让美国半导体产业进一步感到担忧。

发展思路

据《华尔街日报中文网》发布的报道指出，华为官方为基于韬定律设计的芯片制定规划，预计2031年在芯片设计上面追平美国英特尔，这是中国科技巨头为克服美国在半导体技术上进行限制所做出的最新努力。如果华为能够成功量产此类芯片，那么这将颠覆行业内已经存在的普遍观念。

华为官方在大会上面所制定的目标是争取到2031年，让麒麟芯片基于韬定律所衍生的逻辑折叠技术，实现等效1.4nm制程工艺的水平。

1.4nm工艺对应了台积电的A14工艺，以及英特尔的14A工艺。

根据台积电官方披露的资料显示，台积电的A14工艺在同等功耗下，要比2nm提升15%的速度。或者是在相同速度下，降低30%的功率，同时其逻辑密度增加超过20%。A14工艺的芯片将会在2028年生产，并且在2029年推出性能更高的超频版。由于第二代EUV的价格太高，台积电暂不采购第二代EUV制造芯片。

而英特尔的14A工艺更为激进，不但采用了ASML制造的第二代EUV，而且还采用了晶圆背面供电技术。

相比现在已经量产的18A工艺，14A将会把晶体管密度提升升1.3倍，能效改善幅度达15%-20%。在相同性能的表现下，功耗可降低25%-35%。搭载14A工艺的英特尔芯片，预计2028年进行风险试产，2029年进入规模化量产。

韩国三星也正在布局1.4nm工艺，并且也与英特尔一样采购了ASML的第二代EUV，官方宣布预计2029年实现芯片量产。

无论是代工龙头台积电，还是英特尔和三星，全部用上了EUV光刻机，未来的芯片制造全都是基于EUV的技术产业链，并且量产时间都定在了2029年。

这种激烈的技术追赶，已经将全球先进半导体制造技术变成了三家寡头竞争的格局。EUV的出口管制，也把中国企业堵在了传统路径下（摩尔定律），先进制造技术的门口。

华为提出的韬定律，则是相当于开辟了一条全新的发展路径，并且依靠韬定律，衍生出来了芯片的逻辑叠加技术。这种新路径所衍生出来的，不会只是一个芯片的电路堆叠技术，而是基于这个技术的整个配套产业链。

配套产业

据《中国电子报》文章指出，在华为韬定律的引导下，国内EDA软件、晶圆代工、制造设备是受影响最大的三个环节。

韬定律将转向3D堆叠技术和分层的电路设计，需要国内EDA软件进行匹配，北京大学团队是最早宣布要基于韬定律去开发配套的国产EDA软件。

据北京大学集成电路学院发布的官方新闻显示，华为基于韬定律开发的逻辑折叠技术，并非与传统的3D堆叠技术一样，而是在最基础的设计层面，将同一模块内部的逻辑细化到标准单元级，分布到垂直堆叠的多层晶圆上，通过混合键合等技术在垂直方向上打通关键路径，类似于3D NAND闪存的垂直堆叠方法。

此前AMD开发的3D V-Cache，是通过硅通孔及封装技术将额外的缓存叠加在计算单元上，以此来降低CPU的访问延迟，提升游戏帧率。该技术虽然确实可以降低访问延迟，提升CPU的运行效率，但是发热也更加明显。

于是AMD开发了第二代3D V-Cache技术，将堆叠的缓存移动至计算单元下方，让其可以直接使用散热器，这才让3D堆叠的CPU呈现出一个较为良好的使用体验。

AMD的3D V-Cache，与华为的逻辑堆叠只能说核心思路是一样的。都是通过堆叠的方法，缩短芯片内部各元器件之间信息交互的速度。

但是华为的逻辑堆叠在最初的设计层面就开始动刀，将关键逻辑门的电路垂直拆分到多层有源硅层，属于电路架构级别的重新设计。AMD所做的事情则是在CPU完成基础设计之后，在存储层额外进行缓存的叠加。思路一样，但是实际执行的方法完全不同。

设计层面进行了改变，后续的制造设备和晶圆代工技术也要进行改变，这给了国产供应链体系一个全新的发展路径。

《中国电子报》在文章中还重点分析了国内外对于华为韬定律的发展态度，国内企业对于韬定律大多比较积极，而台积电等先进制程技术的龙头持保守态度。海外企业则是认为韬定律需要重构一整套技术工程，难度较大，涉及到精密设备的技术匹配，暂时不会盲目跟随。

并且海外芯片企业可以获得ASML提供的先进光刻机设备，可以继续走微缩晶体管的传统路径，没必要去跟中国企业一样走韬定律的发展路径。