《联合早报》：华为另辟蹊径的概念很好，但是不能弥补制造的差距

前沿导读

《联合早报》副总编辑韩咏红女士针对华为提出的韬定律及逻辑折叠技术发布专栏新闻指出：

逻辑折叠技术的提出与验证，对华为来说是一个重大成就。因为无法获得先进EUV光刻机，华为通过优化架构、软硬协同，在更成熟的工艺上做出接近先进制程的性能。华为并没有被美国的制裁所打倒，而是积极探寻未来的技术路径。

但是在另一方面，通过系统改良另辟蹊径的概念极好，不过这个优秀的补救措施还不足以弥补制造上面的差距，始终要面对EUV光刻机这个难关。

战略价值

华为提出的韬定律，一方面是为了探索未来半导体产业的技术路径，另一方面也在没有先进设备的前提下，通过逻辑折叠技术去提升芯片的性能，以此来弥补当下缺少高性能芯片的窘境。

从英特尔联合创始人摩尔根据自己的经验总结出摩尔定律开始，已经过去了60多年。

在这60多年的时间里，全球半导体产业一直遵循着摩尔定律的“几何缩微”范式，通过光刻、刻蚀等工艺不断缩小晶体管尺寸，在单位面积内集成更多晶体管，从而实现性能提升、功耗下降以及制造成本的降低。

几乎全球的芯片供应链体系都是围绕着摩尔定律展开技术研发，欧美企业的制造设备和软件工具、日本企业的制造材料、中国台湾台积电以及韩国三星的制程工艺技术，都是以缩小晶体管体积，提升晶体管密度的核心思想推动产业进步。

而华为提出的韬定律，则是将摩尔定律缩小晶体管体积的思路，转变为缩短信息交互的速度，以此来提升性能。

韬定律缩短时间的思路并不是华为第一个想出来的，英特尔、台积电、AMD等企业均在多年前就已经尝试通过3D堆叠设计以及先进的封装技术，将已经设计好的逻辑芯片与存储芯片通过封装技术相结合，以此来缩短芯片之间的信息交换速度。

但是华为基于韬定律所开发的逻辑折叠技术，则是在最基础的芯片设计层面进行电路布局的堆叠设计，这与英特尔、AMD、台积电此前开发的3D封装技术存在本质区别。

国际层面都将3D堆叠的封装技术当做一个备选项，也就是在当前工艺下提升性能的辅助优化方案，并不是主推的技术思路。此前英特尔用封装技术提升芯片性能，但是被AMD用先进制程制造的芯片全方位压制。

何庭波在技术大会上面已经给出了华为芯片未来的发展趋势，就是持续推进韬定律所衍生的逻辑折叠技术，不断提升芯片的核心频率以及晶体管密度。在没有EUV技术的前提下，韬定律是华为芯片的核心发展思路。

缩短信息的交互时间，这是国际层面之前探索过，面向未来的芯片发展路径，但是缩小晶体管体积依然是行业内首推的技术方案。而中国大陆地区无法购买到先进的制造设备，无法继续走缩小晶体管体积的传统路线，华为就带头研发缩短时间的备选方案。

被动选择

据《财经杂志》与海思总裁何庭波的对话内容显示：

华为内部此前有两个判断，一个是摩尔定律未来会无法推动芯片产业发展，另一个就是华为此前研发的逻辑折叠技术需要10年才能有所突破。

如果中国企业可以获得EUV光刻机，那么华为不一定会走如今的技术路径。但历史没有如果，恰恰是因为美国的出口管制，让中国企业失去了选择权，所以华为提前入手逻辑折叠技术，提前撞上了所有人都要面对的问题。

何庭波已经阐明了自己对于芯片发展的观点，如果能获得最先进的EUV，那么华为不一定会走如今的技术路径，传统技术路径依然是首要选择的方案。摩尔定律早晚都会出现临界点，并且成为约束芯片产业发展的难题，华为只不过是提前在这个约束下工作。

在《财经杂志》发布的专栏报道当中，也非常详细写明了华为韬定律当下所面临的难点。

韬定律及逻辑折叠技术，单靠一家公司根本无法完成，需要工具链、制造链、封装链、系统链共同演进，最终形成产业共识与生态协同。

这就非常像摩尔定律的发展历史，从提出发展概念，到持续推动产业发展，必须要供应链企业一起共同推进，进而形成一种产业共识，让所有企业都将缩短晶体管体积、提升晶体管密度作为产业发展的核心要素并持续推进。

既然在设计领域进行电路堆叠，那么支持逻辑堆叠技术的EDA工具必不可少。北京大学集成电路学院是最早在该领域宣布取得技术突破的团队，正在依靠华为提出的技术开发配套的软件工具。

软件设计层面最先有了进展，下一步就是解决制造设备以及制造技术的问题。

有工程师向《财经杂志》表示称，半导体工艺和制造的突破，一定都是靠数量、时间堆出来的。EDA的突破是一个较为积极的信号，但是距离整个产业的生态闭环，还有大量工程空白需要填补，制造工具链仍然是华为韬定律以及逻辑折叠技术的最大挑战之一。