华为更新“韬定律”，麒麟2026芯片参数首度公开

2026年7月3日，华为公司董事、半导体业务部总裁何庭波在中国科学院科技论文预发布平台ChinaXiv上更新发表了《面向多层级电子系统的时间缩微理论》V2版本。

距她5月25日在2026国际电路与系统研讨会上首次发表“韬（τ）定律”，过去了仅仅39天。

然而，这39天之间的跨越，远非时间本身所能衡量。如果说V1版本是一份理论宣言——回答“什么是韬定律”，那么V2版本则是一次工程实证——用量产芯片的实测数据回答“韬定律是否可行”。

而作为这份实证答卷的核心证据，麒麟2026芯片的参数首度公开，让全球半导体产业第一次以数据化的方式，目睹了一条不同于摩尔定律的全新路径正在成为现实。

01

“韬定律”的核心逻辑

理解V2论文的分量，首先需要理解“韬定律”究竟在说什么。

六十年来，摩尔定律驱动的“几何缩微”一直是半导体产业的金科玉律——每隔十八个月，晶体管缩小，频率提升，每逻辑门成本下降。但这一产业契约在7nm节点之后已不再成立：纯粹尺寸缩小带来的回报趋于平缓，前沿芯片设计预算已超过每颗芯片十亿美元，最先进制程节点的每晶体管成本不再下降。

面对这一困局，何庭波在论文中提出了一个根本性的问题转换：产业的核心问题不再是“晶体管还能缩小多少？”，而是“应该缩微什么，以及针对什么目标？”

韬定律的回答是：以“时间缩微”（time scaling）替代“几何缩微”（geometric scaling）——将单一的特征时间常数τ作为横跨十二个数量级（从晶体管开关切换到数据中心工作负载）的统一优化目标。通俗而言，芯片性能提升的本质不是晶体管变得更小，而是数据跑得更快。

实现这一目标的核心技术是“逻辑折叠”（LogicFolding）——将数字、模拟和存储电路分配到垂直堆叠的有源层中，从单层平面设计改为纵向多层堆叠，压缩信号在芯片各层级中的传播时间。这就像在一个拥挤的城市中，不是拼命压缩每个街区的面积，而是将部分功能区“叠”到另一层上面，通过垂直方向的“电梯”实现快速直达。

02

从框架到实证的V2版本

相比于今年5月发布的V1版本，V2论文在理论体系、工程实证和未来规划三个层面实现了实质性的跨越。

在理论架构方面，V2将原有论述扩展为八个章节的完整体系，并新增了τ分层时空模型、LogicFolding架构、键合界面截面、Unified Bus互连架构以及Hi-ONE光引擎等核心技术的原理示意图与实物剖面图，使理论框架更加严密而具体。

尤为关键的是，论文首次引入了“齿比”这一工程定义——即混合键合连接间距与芯片顶层金属线路间距的比值，它直接决定了逻辑折叠的设计颗粒度，为后续工程实践提供了可量化的设计准则。

与此同时，V2版本的最大亮点在于首次披露了基于量产芯片的实测数据。论文以麒麟2026与上一代麒麟9030 Pro的等性能对比为实证案例，用翔实的数据证明了逻辑折叠在相同工艺节点下带来的晶体管密度、功耗、面积和主频等指标的显著跃升，从而将韬定律从理论假设推向了工程验证的坚实地面。

此外，论文还细化了全场景技术演进路线图，首次对外公开了未来四代麒麟处理器和昇腾AI芯片的具体性能目标，并将技术规划从2029年延伸至2031年，为产业界提供了清晰的可预期路径。

可以说，V2版本不再是单纯的理论宣言，而是一份融合了设计方法论、工程实现与中长期战略的完整技术白皮书。

03

麒麟2026，首颗“韬芯片”的实证答卷

V2论文中最受瞩目的，无疑是麒麟2026芯片的实测数据首度公开。这颗预计命名为麒麟9050 Pro的芯片，是业界首款大规模落地逻辑折叠技术的消费级旗舰芯片。

架构层面，麒麟2026采用9核14线程架构，包含一颗主频2.75GHz的超大核、四颗主频2.27GHz的性能大核、四颗主频1.72GHz的能效小核，并集成6核配置的马良935图形处理器，关键参数的跨越式提升尤为惊人。

这些数据的含金量远超过单纯的纸面参数对比。最关键的一点是，所有性能增益都来自系统级的时间缩微优化，完全基于同一成熟器件节点完成，没有借助任何先进制程的红利。

晶体管密度一代之内从155提升到238 MTr/mm²，这个跨度过去得靠三年的制程迭代才能换来。等效跳过3年传统制程微缩——这在当前先进制程全面封锁的现实困境下，具有突破性意义。

更难得的是，麒麟2026的功率密度还做到了比基准芯片更优的水平（归一化功率密度降至0.944），热管理的压力反而比同制程的传统平面芯片更小，直接打消了业界此前对多层堆叠散热失控的普遍顾虑。

芯片面积缩小37.5%，既能给电池、其他功能模组留出更多空间，也能有效降低单颗芯片的晶圆制造成本。

何庭波在接受采访时强调，2026年秋季华为要发布新的麒麟手机芯片，这是第一个完整的"韬芯片"，相比2025年的提升是"跳跃性"的。她在论文中说明，当前方案仍然保守：混合键合间距为1.5微米，折叠只应用于部分关键路径，没有覆盖整颗芯片。换句话说，目前的实测数据可能还没有反映逻辑折叠的全部潜力。

04

从2026到2031的“加速度”

V2论文还首次以半官方公开数据的形式，披露了麒麟芯片的长期迭代路线图。

此前三年（2023-2025），麒麟系列采用传统平面架构，CPU性能核心主频从2.6GHz到2.75GHz，三年累计提升不到6%。而从麒麟2026开始转向逻辑折叠后，主频单代即从2.75GHz跃升至3.1GHz，涨幅超过12%。

根据论文披露的规划，麒麟2026、2027、2028和2029四代处理器的主频将依次提升到3.1GHz、3.39GHz、3.71GHz和4GHz。到2030年目标密度292 MTr/mm²、主频4.3GHz；2031年目标密度突破400 MTr/mm²、主频5GHz。何庭波曾在5月的演讲中提到，400 MTr/mm²的密度水平将达到1.4纳米制程的同等水平。

何庭波将此形容为“加速度”式的演进。她说：“未来5年到10年，我们有信心在'韬定律'下稳步前进。这个'加速度'可以跟另外一条路径相比，不会越来越远，只会越来越好。”

05

一条“无EUV之路”

在摩尔定律步履蹒跚、先进制程成本飙升至单颗芯片数亿美元的今天，韬定律及其在麒麟2026上的实证，为全球半导体产业勾勒出一条截然不同的演进轨迹。

它不依赖更精尖的光刻设备，不追逐几何尺寸的极致压缩，而是通过“时间缩微”与垂直折叠，在相同工艺节点下实现了晶体管密度、能效与主频的跨越式提升。这条路的意义，对于面临先进设备获取限制的企业而言尤为深远——它证明，架构创新的潜力远未被穷尽，而“无EUV”同样可以驱动性能代际跃升。

当然，这条路径并非坦途。高密度堆叠带来的散热难题、齿比从1.5微米向亚微米级逼近的工艺挑战，以及多层级折叠从局部到全局的工程跨越，都需要整个产业链协同攻坚。但麒麟2026的实测数据已经表明，方向是可行的，增益是真实的。

何庭波在论文中给出的未来五年路线图，更让这条“无EUV之路”具备了可预期的技术节奏。当一家中国企业从理论定义走向工程实证，并在全球顶级学术平台上公开自己的方法论与量产数据，这不仅是华为的自我破局，更是后摩尔时代半导体多样性探索的一次重要宣言——规则的书写者，从来不该只有一方。