台积电，突破摩尔定律

2026年8月7日，一则来自半导体行业的消息，比当天任何股价涨跌都更值得关注。

台积电联合台湾阳明交通大学团队，成功研发出高性能单层二硫化钼（MoS2）顶栅极晶体管。相关研究成果已发表于国际顶级学术期刊《自然-电子学》（Nature Electronics）。

这项突破的核心价值在于四个字：突破极限——摩尔定律的物理极限。

硅，快到头了

摩尔定律，芯片行业六十多年的信仰。

1965年，英特尔创始人戈登·摩尔提出：集成电路上的晶体管数量，大约每两年翻一番。此后半个多世纪，这个预言一直精准应验。芯片性能持续提升，成本持续下降，消费电子产业因此繁荣。

但任何物理规律都有尽头。

当半导体制程迈入1纳米以下节点时，传统的硅基半导体技术正在逼近物理极限。晶体管越做越小，电子越容易“逃逸”，漏电、发热、可靠性下降——这些问题已经不是靠工艺优化能解决的了。

手机、电脑乃至未来的AI智能设备，都需要运算速度更快、功耗更低的芯片。但硅基材料快撑不住了。

寻找硅的替代者，成了全球半导体行业最紧迫的课题。

而二硫化钼（MoS2），正是被寄予厚望的那个答案。

二维半导体：原子级的“保鲜膜”

二硫化钼属于二维半导体材料——核心功能层厚度仅为单原子或少原子层，薄至仅有原子级厚度。

有研究者做过一个形象的比喻：传统硅基材料像一块厚木板，电子在里面跑，障碍多、速度慢；二维半导体像一层保鲜膜，只有约0.67纳米厚，仅为一根头发丝的十五万分之一，电子在上面跑起来几乎畅通无阻。

这种原子级厚度的天然优势，使二维半导体在短沟道尺度下实现天然强栅控能力，被视为后摩尔时代最具潜力的非硅新材料。

但二维半导体有一个致命的“老大难”问题——界面缺陷。

在制造晶体管时，超薄绝缘层与半导体之间的界面容易产生缺陷，导致电子散射，使晶体管性能提升面临瓶颈。

通俗地说：材料本身很好，但两种材料“粘”在一起的地方总是出问题。电子跑到那里就“撞墙”，性能大打折扣。

台积电和阳明交大团队解决的，正是这个困扰行业多年的难题。

界面工程的突破

研究团队的做法，可以理解为在两种材料之间加了一层“缓冲垫”。

他们在单层二硫化钼半导体表面，精准构建了一层超薄氧化铝界面层，再结合高介电常数氧化铪栅介质。

这个“氧化铝+氧化铪”的组合，显著抑制了界面缺陷引发的电子散射问题。最终结果：晶体管同时实现了更强的电控能力和较高的载流子迁移性能。

通俗地说：电子跑得更快、更稳了。

这项创新技术由阳明交大电子物理系教授、中研院应用科学研究中心张文豪团队，携手台积电Iuliana Radu博士团队及阳明交大半导体系李宗恩教授共同完成，并整合了中研院、台大及国研院国仪中心的研发资源。在台湾国科会“A世代前瞻半导体专案计划”及“晶创台湾”计划支持下，这一突破性成果登上了《自然-电子学》。

0.7纳米：后硅时代的第一站

这项突破的意义，不只是“实验室里又发了一篇论文”。

业界普遍认为，二硫化钼作为下一代二维半导体材料，预计将在约1纳米以下的0.7纳米（A7制程）/CFET（互补场效应晶体管）时代正式引入。

0.7纳米是什么概念？目前最先进的量产制程是3nm，正在冲刺的是2nm。0.7纳米，是再往下走两到三代之后才需要的技术节点。台积电的这项突破，相当于提前为0.7纳米时代准备好了“材料答案”。

全球半导体设备巨头已经在为此布局。应用材料、阿斯麦（ASML）、爱思强（AIXTRON）、ASM International以及泛林集团（Lam Research）等，均在积极投入研发对应二硫化钼新材料的设备与技术需求。

不仅仅是台积电。2026年6月，ASML、台积电与比利时微电子研究中心（imec）已联合在标准300mm晶圆上成功验证了50nm栅距的二维材料晶体管集成方案。二维半导体正在从实验室走向晶圆厂。

硅的时代正在落幕，二维半导体的时代正在开启。

台积电的这项突破，不是一次普通的工艺升级，而是一次材料革命的前奏。

当硅基芯片逼近物理极限时，台积电用二硫化钼打开了一扇新的门。从3nm到2nm，从2nm到0.7nm——这条路还没有走完，但方向已经清晰。

手机、电脑、AI设备，未来十年对算力的需求只会增长，不会停滞。而支撑这些需求的底层技术，正在从“硅”变成“二硫化钼”，从“三维”变成“二维”，从“微缩”变成“堆叠”。

摩尔定律还没有死。它只是换了一种活法——从“硅的摩尔定律”变成了“材料的摩尔定律”。

台积电的这次突破，正是这场切换的关键一步。