SK海力士跨界发了篇CPO论文！这个火出圈的趋势王煜全已经和大家分享了

这几天，一篇关于光模块的技术论文在硬科技和投资圈里彻底“出圈”了。

2026年8月19日，SK海力士团队联合弗吉尼亚大学、南洋理工大学、麻省理工学院等全球顶尖科研机构，在《Nature Electronics》上发表了一篇重磅综述论文《Co-packaged optics for high-performance computing and artificial intelligence》。

论文一出，瞬间刷爆了科技圈。

但如果你是前哨科技特训营的会员，看到这篇论文时，想必会心一笑。

SK海力士AI Infra团队

就在论文发表的6天前，8月13日，王煜全已经在特训营直播中，做了【光模块风口扫描】的深度扫描。

在这场直播里，王老师清晰地告诉大家：“去铜上光”和共封装（CPO）是AI算力中心的必然宿命。在这轮大趋势里中国光模块产业正在经历一场技术与商业利益的极限拉扯。

海力士这篇Nature子刊论文的发表，恰恰从产业一线的视角，用详尽的物理和工程对标数据，印证了前哨特训营的预判！

看到这里，很多读者可能会觉得有些“懵”：什么是共封装光学（CPO）？更奇怪的是，SK海力士作为一家做内存的半导体巨头，怎么还“不务正业”，跑去牵头写起光通信论文来了？

其实，海力士这次绝非“跨界凑热闹”，而是为了解决自家最王牌产品HBM（高带宽内存）即将撞上的物理死穴。

HBM虽然在芯片内部用三维堆叠实现了恐怖的传输极速，但数据只要一走出芯片、跨越“内存-逻辑”物理边界，依然得走传统的铜线电互连。

海力士此次切入CPO，正是其内部的“AI Infra优化团队”基于整个算力基础设施的系统级视角，发起的一场“HBM存算突围战”。

他们不仅要借CPO实现“去铜上光”，更要在未来的“存光协同”和“光电中介层”生态里，抢先干掉“内存墙”并握住核心标准话语权，防止未来被英伟达或台积电单方面定义接口。

今天，我们就一起拆解这篇论文透露的未来趋势，重温前哨特训营在一周前就已经提前锁定的产业真相。

AI算力撞墙

在GPU万卡、十万卡集群拔地而起，AI模型参数量动辄成倍扩张的今天，人们习惯了关注显卡制程又升级了多少、算力又翻了几倍。

然而，在繁荣的算力狂欢背后，AI产业正一头撞上一堵无形的物理限制带宽墙（Bandwidth Wall）。

前哨直播中，王煜全告诉大家2022年至今，GPU算力扩张了28倍以上，然而数据中心内部的存储和通信带宽仅仅增长了2倍左右。

论文也引用了业界公认的一组数据：AI模型的算力需求每年增长8.8倍，服务器峰值算力约每两年增长3倍，而动态存储的带宽与互连带宽分别只增长1.6倍和1.4倍。

AI模型需求、计算吞吐与互连带宽增长速度对比图

这个巨大的瓶颈成就了存储产业的暴涨，也成就了光模块。

原因很简单：AI大模型训练需要海量数据在成千上万张GPU之间高速、高频地往返传输，而支撑这些数据流的，至今依然主要是传统的铜导线。

这就好比你拥有了一辆时速400公里的F1赛车，却不得不把它开在泥泞、狭窄的乡村小路上。

为什么铜线跑不动了？

海力士在论文中明确指出了铜介质在电互连下的物理死穴：在高带宽、高频高速传输下，铜线会产生剧烈的电阻损耗、电容负载以及频率畸变。

速率一旦飙升，铜线不仅会疯狂发热、消耗海量电能，数据信号还会在途中发生严重的衰减畸变。在极高频率的极端状态下，铜缆的有效传输距离甚至很难超过一米。

AI集群的规模要继续扩展，长期看方向只有一个去铜上光，这条路走到最后，就是把光直接引入芯片之上与芯片之间，也就是论文所说的光计算互连（OCI）。

前哨PPT对比不同互连架构

光在玻璃纤维中传输时几乎没有“摩擦力”，更不会受到任何电磁干扰。

想要让万卡集群像一块巨型芯片一样运转，计算世界的终极宿命，必然是“以光代电”的光速时代。

CPO背后的物理跃迁

“去铜上光”的方向是明确的，但在具体的工程实现上，光芯片与电芯片如何封装，正在经历了一场异常艰难的物理进化。

海力士的论文，正是为我们梳理了从2D平面到3D立体的三大封装演进路径：

2D平面封装：传统的“外置移动硬盘”

早期的方案（2D）非常简单粗暴：把光芯片（PIC）和电芯片（EIC）并排放在同一块基板上，中间通过细小的金属引线（引线键合，Wire Bonding）或者倒装焊接连接起来 。

这就像在电脑主机旁边，用一根很长的数据线插着一个“外置移动硬盘”。

随着每通道速率超过100 Gbaud，功耗高达每比特十几到三十皮焦（15-30 pJ/bit），简单说就是那根长长的金属引线会产生严重的能耗与损失。

2.5D中介层集成：焊在主板上的“固态硬盘”

为了缩短电通路，2.5D集成引入了硅（Silicon）中介层或玻璃（Glass）中介层，通过极微小的微凸点（Micro-bumps，5-40微米螺距）和硅通孔（TSV）将芯片连接在一起。

业界的近封装光学（NPO）方案就是这种思路。

这就像把硬盘直接做成了“电脑里的固态硬盘”，焊死在离计算核心只有毫米甚至微米级的地方，损耗几近归零。

前哨特训营里和大家分享过这一层目前的突破与难点都在玻璃中介，海力士研究者也在论文中高度赞赏了玻璃中介层（Glass Interposer）的潜力。

玻璃的介电常数极小、热隔离性能好，又天然透光，可以直接在基板内嵌入波导和光栅，是当下2.5D集成的明星路线。

博通的Bailly（TH5）交换机平台便采用了这类共封装架构，实现51.2 Tbps带宽；按博通公开口径，光互连功耗可降低七成，系统能效进入每比特6皮焦以内。

Broadcom Bailly CPO 3D异构堆叠：无缝融合的“立体积木”

这是海力士论文浓墨重彩描绘的“完美未来”：光芯片与电芯片不再是并排平铺，而是直接像叠乐高一样，垂直堆叠在一起。

传统的堆叠仍需要微凸点连接，相当于积木中间垫了一层高低不平的塑料。

3D异构堆叠采用的是Cu-Cu混合键合（Hybrid Bonding）技术，听起来很复杂，简单说就是直接在原子级别把两块芯片的铜电极无缝融接，互连螺距正从微米级向亚微米级推进，研究中的方案已做到400纳米量级。

为什么消灭微凸点这么重要？因为微凸点在芯片边界会产生极大的寄生电容，这在物理上直接主导了电信号的消耗。

思路都很清晰，如此完美的“3D光电完美融合蓝图”，为什么在现实商业中却迟迟无法爆发？

这就涉及到了我们在直播中重点剖析的产业现实。

理想与现实，巨头的算盘

物理学上的最优解，在工程商用和财务报表上，往往是一场灾难。

CPO在功耗和带宽密度上碾压传统技术，但在真实的数据中心运行中，却卡在一个致命痛点上：光电器件极其娇贵。

在AI计算中心里，光学系统对防尘有着变态的要求，任何微小的粉尘都会对光信号形成严重干扰甚至造成永久物理损伤。

传统的可插拔（Pluggable）光模块方案，光模块坏了，运维人员去机架面板上直接热插拔换一个即可，坏了换、坏了修，成本最多几百美元，不影响大局。

CPO共封装方案下，价值数万美元的超算卡（GPU/ASIC逻辑芯片）和光芯片，被先进封装死死焊在了一块基板上。

一旦封装内的光器件损坏，维修就不再是“拔下来换一个”，而可能牵连整块价值数万美元的芯片。

正因如此，各家都在想办法把激光器外置、把光学子组件做成可拆卸的，但这又抬高了设计与成本的门槛。

这种高昂的“运营维护损耗”，让“去铜上光”的远征中，全球科技巨头算盘各异，产生了分歧。

通过光子中介层和光链路直接连接XPU资源池与内存资源池

以谷歌为代表的超大规模云厂商，对运维与设备报废成本最为敏感，态度也最谨慎，更倾向于先用NPO（近封装光学）或LPO（线性直驱可插拔光模块）过渡。

LPO去掉了功耗最大、发热最严重的数字信号处理（DSP）芯片，不仅能保留插拔的可维护性，还大幅降低了发热，为传统插拔模块“强行续命”。

英伟达和博通站在另一头：它们卖的是芯片与整套封装系统，追求极致的能效比，也是CPO最坚决的推动者。

在这样的产业格局中，CPO的落地趋势或许与大家想象的完全不同，具体趋势预测前哨科技特训营中已经分享，今天就不赘述，只提醒一点：

数据中心通信并不是铁板一块，得分成Scale out（机架间通信）与Scale up（机架内通信）来看。

王煜全在特训营中告诉大家：今天中国企业的业绩爆发，大部分来自于“机架之间”的横向扩展，即Scale out市场。

一旦技术成熟度突破临界点，未来Scale up（机架内芯片互连）的市场规模将是机架外Scale out的10倍以上。

这就是为什么CPO落地节奏非常重要。

跑在产业趋势之前，看懂光模块未来

海力士的这篇综述，让我们站在产业一线看到光电互连从“机架间的高速公路”一路渗透到“芯片内的微型血管”的趋势。

正如王煜全老师所强调的：“核心方法论是要看产业控制权，而不仅仅是看风口。我们需要找到那个能够定义技术路线、决定供应商生死的角色。”

在前哨科技特训营，王煜全每周做最系统的硬科技产业扫描，用扎实的产业逻辑，还原商业与科技交汇的真相。

在8月13日的《光模块风口扫描》中，我们完整回答了这些问题：

光模块的技术替代，具体会沿着什么时间表推进？

中游厂商真正的护城河在哪里，哪些环节注定被上游收税？

下一轮“Scale up 光互连”风口里，哪些隐形冠军正在悄悄卡位？

欢迎长按下方二维码进入“科技特训营”，观看8月13日《光模块风口扫描》直播回放，并加入我们每周四晚的硬科技直播。

让我们一起，跑在产业前面，跑在时代趋势的最前哨。