Shmoo Plot：IC 测试界的"黑魔法"——数字芯片的模拟灵魂|电源|mosfet

Shmoo Plot：IC 测试界的"黑魔法"——数字芯片的模拟灵魂

分享至

一张图，看穿芯片在所有电压、时序、温度下的真实性格。

为什么叫"黑魔法"？

在 IC 测试圈里，有一项技术被称为 "The Black Art of IC Testing"——测试界的黑魔法。它诞生于 1970 年代初，最初只是为了分析磁芯存储器（core memory）的问题，却在半个世纪后的今天，依然是芯片表征验证中最强大的工具之一。

它就是 Shmoo Plot。

说它是"魔法"，是因为它能把一台数字芯片最复杂的性能行为，压缩成一张二维的 pass/fail 图：横轴一个参数，纵轴一个参数，绿色是"能工作"，红色是"不工作"。一眼扫过去，芯片的"脾气"尽收眼底。

说它是"黑魔法"，是因为想画好它，需要工程师真正理解 MOS 工艺、理解时序、理解测试——这是 30 年积累的"手艺"，不是随便点两下 GUI 就能出来的。

一个朴素的真相：数字 IC 也有模拟灵魂

Shmoo Plot 背后有一个基本信条：

CMOS IC 就是由 MOSFET 和寄生电容组成的。

尽管我们叫它"数字芯片"，但它的性能从根本上依赖模拟参数——MOSFET 的阈值电压、跨导、寄生电容的充放电速度。而这些参数又随工艺、温度、电源电压的变化而漂移。

Shmoo Plot 做的事情，就是用外部可控参数（VDD、温度、timing）去"探测"芯片内部 MOSFET 的充放电特性，从而预判芯片在工艺波动下的表现。

如果画出来的图不符合"MOSFET 给电容充电"的正常预期，那就要警惕了：要么是设计问题，要么是测试接口问题，要么——连电源本身都有问题。

名字的来历

"Shmoo" 这个名字来自美国漫画家 Al Capp 笔下的卡通角色 Shmoo——一种永不知疲倦、能满足你任何愿望的小生物。

传说中，Shmoo 这种生物什么都能给你：奶、蛋、肉、皮革……而 Shmoo Plot 也是如此——它能回答你几乎所有关于芯片性能的问题。只要你选对参数、画对图。

早期（1970 年代）的 Shmoo Plot 只能扫电源电压 VDD，因为当时还没有商业化的 ATE 能控制时序和温度。直到 1970 年代中期商用 ATE 出现，工程师才得以把 timing 和 temperature 也纳入扫描范围。

有意思的是，直到今天，ASCII 字符画格式的 Shmoo Plot 依然是邮件交流的"标准格式"。

Shmoo Plot 到底是什么？

一张经典的 Shmoo Plot 长这样：

• X 轴 ：一个主参数（比如时钟周期 period）
• Y 轴 ：另一个主参数（比如 VDD）
• 颜色：绿 = pass，红 = fail

它通常由 ATE 的双重循环算法生成：

                                                                 for y in 慢主参数范围:      # 例如 VDD
    for x in 快主参数范围:  # 例如 period
        初始化 IC
        执行测试向量
        记录 pass/fail

图1｜Shmoo Plot 的 ATE 测试环境：计算机、电源单元、温度控制单元与 DUT 协同工作（原论文 Figure 1）

Tracking registers（跟踪寄存器）是关键机制：当主参数变化时，次级参数（比如输入电平、比较器阈值、setup/hold 时间）需要跟着联动，否则画出来的图会严重失真。

四种经典 Shmoo 图型 1. VDD vs Period —— 最经典的"标准像"

这是 Shmoo Plot 最自然、最经典的形态：VDD 对时钟周期。

它揭示的是芯片内部关键路径的"速度-电压"关系：电压越低，能跑通的周期越长（频率越低）。

图2｜VDD vs Period 经典 Shmoo 图，电压越低能跑通的周期越长（原论文 Figure 2）

一个著名的坑：有工程师画 VDD vs Period 时发现 5.5V 处性能不升反降——排查半天，结果是 ATE 的电源本身超出了量程却没报警。Shmoo 是面照妖镜，连测试设备自己的毛病都能照出来。

2. Leading-Trailing Edge Shmoo —— 时钟质量的试金石

固定 VDD 和 period，把时钟的上升沿和下降沿作为两个主参数来扫。

这张图揭示的是芯片对时钟占空比（duty cycle）的敏感度：只有占空比平衡时芯片才能工作，高电平或低电平过短都会导致功能失败。

图3｜时钟上升沿 vs 下降沿 Shmoo，揭示占空比敏感度（原论文 Figure 3）

把这张图在不同 VDD 下堆叠起来，就能全面评估时钟系统的质量。

3. 温度堆叠 Shmoo（Stacked）

温度控制是个慢过程，所以很少直接把温度当主参数。更常见的做法是：

• 选两个有用的主参数（如 VDD vs period）
• 在多个温度点各画一张
• 堆叠起来，用颜色或灰度区分

图4｜四个温度点的 VDD vs Period 堆叠 Shmoo（原论文 Figure 4）

于是得到一张"温度-电压-时序"三维信息的直方图。

4. VDD vs Duty Cycle —— 现代芯片的最爱

现代汽车级芯片要求 –40°C 到 120°C 全温区工作，时钟系统极其复杂。此时一张 VDD vs duty cycle 的图非常实用：

• 固定 period，时钟周期设得相对宽松
• 只改变时钟下降沿（trailing edge）
• 与 VDD 对画

因为只有一个 timing generator 在变，它对测试机时序性能要求极低，却能

图5｜VDD vs Duty Cycle Shmoo（原论文 Figure 5，DPS 为器件电源）

把"左边缘"（内部短路径、触发器问题）和"右边缘"（关键路径性能）都看得清清楚楚。

画好一张 VDD-Period Shmoo 的 10 步心法

原论文给出了一套非常工程化的流程，堪称教科书：

1. 按规格书确定所有输入输出的时序关系 （相对时钟）
2. 写一个稳健的初始化序列 ，保证 DUT 状态可控
3. 检查 DUT 与 ATE 的接口 ：传输线反射会造成时序误差，必须端接输出（注意：输出驱动的 MOSFET 特性随 VDD/温度变化，这是个折衷）
4. 检查地弹（ground bounce） ：用高带宽示波器看非翻转输出上的毛刺
5. 验证规格书定义的 setup/hold 时间和输出传播延迟 ——先真正搞懂器件怎么工作
6. 在有效时钟沿之前采样输出 ，必要时调整测试向量，避免输出传播延迟在短周期时造成假失败
7. 为所有相关时钟定义宽松的占空比 （用 leading-trailing edge shmoo 来验证）
8. 把所有 setup/hold 时间作为偏移写进 tracking registers ——要让 pass 区真实反映规格书的工作区，就用规格书的值
9. 按规格书设定输入输出电平 ——同样用规格书极限值才能画出真实的 pass 区
10. 开跑！

这套流程的核心思想：先让测试环境"说真话"，再让芯片"说真话"。环境没校准好，画出来的 Shmoo 就是一张骗人的图。

Shmoo 的用武之地

主要用于表征验证，而非量产测试。 量产测试追求的是快和缺陷覆盖率；Shmoo 追求的是"这张 datasheet 是否 realistic"——它验证的是：规格书承诺的工作区里，百万颗里只有一两颗不达标。

典型应用对象：高性能微处理器、DRAM、大量 ASIC，有时甚至整个系统。

能区分缺陷和参数偏差：硬缺陷（开路/短路）光靠 Shmoo 抓不到——它扫的是这一批样品，不是每一颗。但 Shmoo 能告诉你："阈值电压低于 0.5V 的芯片就工作不了"，于是量产时只要直接测 VT 就能筛掉废品。这就是设计、工艺、测试之间的桥梁。

为什么不用在模拟 IC 上？ 三个原因：模拟电路的 pass/fail 标准难定义（更关心偏离度而非布尔好坏）；输出数据处理需要 DSP，慢；模拟设计靠 matching 技术规避单个 MOSFET 特性，经典 MOSFET 特性图就失去了意义。

可测性设计：给 Shmoo 铺路

想画出好 Shmoo，芯片设计就得预留后门。原论文列出的关键设计准则：

• 快速初始化 （RAM/cache 自测、串行加载的并行装载特性）
• 简单时钟 （避免大分频器；分频比 ≥8 要谨慎；仔细设计时钟沿调整方案）
• Power-on reset 可禁用
• 自主掉电特性可控
• 时钟沿可直接控制
• PLL/FLL 可禁用
• 模拟输入的数字接口可直接控制

尤其值得注意：IEEE 1149.1（JTAG）四线/五线接口是控制这些特性的绝佳途径，因为它的时钟与功能时钟独立。但作者也提醒：测试模式下的 Shmoo 往往好画，却不代表正常功能模式——客户用的是功能模式，不是测试模式。

趋势：低压时代，Shmoo 更重要

1997 年这篇论文的预言，今天已经应验：

• 电源电压从 5V 一路降到 3.3V、2.5V，如今先进工艺已经逼近 1V 以下
• VDD 正在被压到接近 MOSFET 阈值电压 VT ——器件工作区进入线性区，单个器件的 VT 变得更加关键
• MOSFET 特性重新成为芯片性能的主导因素

结论很明确：工艺越先进、电压越低，Shmoo Plot 就越重要。 它不会变简单——随着 IC 性能提升，外部时序效应开始主导，测试接口设计成了新的瓶颈（比如为 MCM 裸片画 Shmoo，接口寄生本身就是性能限制因素）。

结语

Shmoo Plot 之所以被称为"黑魔法"，是因为它既是科学，也是手艺。科学的部分是 MOSFET 方程和 ATE 算法；手艺的部分，是知道选哪两个参数、怎么校准环境、怎么读懂图里那些反常的"洞"和"尾巴"。

它提醒每一个数字 IC 工程师：再"数字"的芯片，身体里也流着模拟的血。 读懂 Shmoo，就是读懂芯片最诚实的自白。

本文基于 IEEE Design & Test of Computers 1997 年经典论文（Keith Baker & Jos van Beers, Philips）整理。

特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。

Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.