湖北
2026年8月23日，在年度Hot Chips大会上，SK海力士正式披露其下一代高带宽内存（HBM）先进封装路线图，首次明确将英特尔EMIB（Embedded Multi-die Interconnect Bridge）技术纳入2.5D封装选项，与台积电CoWoS-L、CoWoS-S及CoWoS-R并列。这一决定既标志着英特尔代工业务在先进封装领域取得实质性突破，也丰富了客户在高密度HBM集成方面的技术选择。
SK海力士封装工程副总裁Jaesik Lee在“高带宽内存的先进封装”报告中指出，公司正与台积电等合作伙伴积极推进HBM向多种2.5D封装平台的集成，其中EMIB方案被列为关键选项。报告强调，内存接口引脚数已从约1024个增至HBM4的2048个，硅通孔（TSV）数量持续增加，集成必须依赖2.5D封装、混合键合及未来的3D DRAM堆叠，才能满足AI加速器对更高带宽、更低延迟和更优功耗的严格要求。
英特尔EMIB技术配备TSV的EMIB-T变体支持在多个堆叠芯片间实现垂直供电，这与SK海力士通过EMIB-T为3D内存模块构建垂直供电架构的构想高度契合。当前台积电CoWoS产能长期紧张，客户日益寻求技术多元化以降低供应链风险，EMIB因此获得更广泛的关注。
在成本方面，EMIB-T与采用大面积硅中介层的CoWoS方案价差可达50%，具体取决于中介层需求。成本节省可让客户增加HBM采购，转化为营收增长，对SK海力士构成实质利好。
技术细节方面，SK海力士HBM4路线图显示，单颗产品容量约36GB（部分规格指向更高密度），配备2048个I/O，最高8Gbps接口速率，带宽超过2TB/s。公司还展示了不同封装架构对HBM堆叠及中介层施加的机械与热应力差异，表明封装选择直接影响堆叠可靠性与热管理能力。未来计划增加TSV数量、引入混合键合以突破16层堆叠限制，并逐步迈向3D集成，应对更高功耗与散热挑战。
从产业格局看，此次进展对英特尔代工业务具有战略意义。尽管英特尔在逻辑晶圆代工领域仍在争取外部客户，但先进封装业务的持续突破有助于构建完整的服务能力，可能催生更广泛合作。同时，HBM市场正从单纯的存储密度竞争扩展至封装生态体系选择。SK海力士在保持与台积电紧密合作的同时引入英特尔方案，体现了内存厂商在供应链韧性与成本优化方面的务实考量。
综合而言，SK海力士将英特尔EMIB纳入下一代HBM封装选项，既增加了自身产品路线图的灵活性，也为AI硬件供应链提供了更多元的技术路径。随着HBM4及后续产品逐步量产，封装技术的成本、性能与可靠性将继续成为决定市场竞争力的关键因素。
小编将在第一时间分享更多相关最新动态和爆料，敬请关注。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
