Arm详解首款自研数据中心CPU：最高136核、300W TDP、DDR5带宽845GB/s

芯东西（公众号：aichip001）
编译 崔嫄伟
编辑 陈骏达

芯东西9月7日消息，据ServeTheHome报道，8月24日，在全球顶级半导体架构研讨会Hot Chips 2026上，全球最大半导体IP厂商Arm公开其首款自研商用数据中心CPU——Arm AGI CPU的深度架构细节。

AGI CPU采用Arm最新的Neoverse V3核心，单颗芯片最高集成136个核心，采用台积电N3P工艺和双chiplet架构，每颗chiplet晶体管数量超过500亿，整芯片TDP为300W。

在内存子系统上，AGI CPU配备12通道DDR5，在DDR5-8800配置下带宽达845GB/s，每核约6GB/s，内存延迟控制在100ns以内。

Arm的Neoverse服务器CPU架构已演进至第三代V3，面向数据中心的Neoverse系列内核累计出货量已达15亿颗，其中过去9个月新增5亿颗，目前Arm在AI服务器平台主机CPU中的份额超过60%，全球有超过12万家企业在云端部署Arm架构。Arm从单纯的IP授权，逐步扩展到计算子系统（CSS）设计，最终推出完整SoC，AGI CPU正是这一长期路线图的首款产品。

一、双chiplet架构设计：最高提供136核

AGI CPU的核心计算单元基于Neoverse V3架构，该核心的定位是性能与能效的平衡，每个核心配备私有2MB L2 cache和128-bit SVE2 SIMD向量单元。整颗芯片最高提供136个可用核心，硬件层面实际集成140核，预留的核心用于良率回收。

作为Arm AGI CPU的计算底座，Neoverse V3内核配备每时钟周期10条指令的发射前端，乱序执行窗口规模超过384项微操作，并集成8个ALU整数运算单元。核心与cache全部支持ECC纠错，并通过AMBA CHI.F接口对接片上互联网络，满足数据中心场景对算力与可靠性的双重要求。

作为Arm AGI CPU的片上互联底座，CMN‑S3一致性网状网络采用8行×9列网格拓扑，为内核、内存、外设与AI加速器提供高带宽低延迟的数据通路，搭载128MB分布式系统级缓存，实现高效的缓存一致性管理。

Arm CSS V3是AGI CPU的底层子系统基座。该子系统支持单插槽双芯粒、双插槽整机扩展，搭载SCP、LCP、MCP多套控制处理器分层管理功耗与BMC外部运维，内置运行时安全引擎，同时借助SMMU‑700完成I/O虚拟化。

AGI CPU单芯粒内部包含35个计算tile，搭配DDR内存子系统、面向PCIe与CXL设备的I/O子系统，同时支持跨插槽对接。

在物理实现上，AGI CPU采用双chiplet架构。两颗chiplet之间通过专用的D2D子系统连接，单lane速率高达32Gbps。Arm将D2D带宽设计得高于内存带宽，以确保两颗chiplet在逻辑上尽可能接近一颗单片芯片，避免跨chiplet访问成为性能瓶颈。

AGI CPU单颗芯粒采用台积电N3P工艺制造，芯片平面布局以CTSS计算子系统为主体，计算tile整齐排布占据核心面积。DDS芯粒间互联子系统纵向贯穿芯片中部，负责与另一颗芯粒高速通信；DMS DDR内存子系统分布于芯片上下边缘，PSS PCIe子系统位于左右两侧，SCS系统控制子系统则布置在芯片角落。

二、内存与I/O规格：12通道DDR5-8800加96条PCIe Gen6

内存子系统是AGI CPU设计的重点之一。芯片配备12通道DDR5内存控制器，在每通道一条DIMM（1DPC）配置下支持DDR5-8800，聚合带宽达845GB/s；每通道两条DIMM（2DPC）时速率降至DDR5-6400，带宽约614GB/s。

这款芯片最大内存容量达6TB，每核可分得约6GB/s带宽，Arm在设计中明确以I/O带宽与内存带宽相匹配为目标。内存延迟方面，在双chiplet的NUMA 2配置下，LMBench测试显示其内存访问延迟低于100ns。

除内存相关模块外，ACI CPU的I/O子系统提供96条PCIe Gen6 lanes，另加6条PCIe Gen4 lanes用于管理等辅助用途，支持CXL 3.0协议（包括Type3内存扩展设备），PCIe总带宽为收发各768GB/s且可同时活跃。

架构层面的能效导向，也直接体现在该芯片的频率策略上：64核低配版本主频3.5GHz、睿频可达3.7GHz；136核满配版本主频3.2GHz、睿频3.5GHz。

处理器想要实现更高的极限运行频率，往往需要增加时序补偿等额外逻辑门，同时占用更多芯片面积，还会抬升静态功耗，Arm没有为冲击极致峰值频率做这类硬件投入，将芯片资源倾斜给缓存、向量计算单元等AI负载刚需模块，优先保障整体能效表现。

芯片间互连采用UCIe标准，每颗chiplet配备16个UCIe宏单元，双方向各提供1TB带宽，D2D带宽高于内存带宽的设计确保了单NUMA节点模式下的高性能。

可靠性方面，硬件支持Chipkill级内存纠错、内存巡检（memory scrubbing）、row-hammer攻击缓解以及错误注入和RAS错误记录。

电源管理采用分层架构，每列核心配置一个CortexM55本地控制处理器，每颗chiplet配置一个CortexM7系统控制处理器，实现精细化的电压和频率调节。

三、参考设计与多厂商合作加速商用落地，AGI CPU开启Arm芯片直销长期路线

在生态落地方面，Arm同步推出了1OU双节点参考服务器设计，1OU机箱内部集成两个计算节点，整机搭载2颗AGI CPU，最高合计272核。每个节点配备12路DDR5‑8800内存插槽，支持CXL3.0内存扩展，同时提供PCIe 6.0高速扩展槽与200Gb/s网口。整机采用风冷散热，无需液冷，适配常规IDC机房。这套经过验证的参考设计，帮助服务器厂商缩短整机研发周期，推动面向AI Agent业务的Arm服务器硬件生态落地。

Arm AGI CPU已经形成完整的服务器硬件生态。除官方1OU双节点、2U2P两款参考设计外，超微、联想、华擎等主流服务器厂商已推出多款商用机型，覆盖风冷、液冷及多种机箱形态。在机架级层面，Arm与超微还提供1U双节点风冷机架方案、2U四节点、1U四节点液冷机架方案，面向大规模AI Agent推理集群部署。从单芯片到整柜集群，AGI CPU的硬件落地路径已经清晰。

软件生态方面，Arm正从操作系统、虚拟机监控程序、软件工具/框架/库到应用层和Agentic AI工作负载进行全栈赋能，具体步骤包括向合作伙伴提供平台访问、验证特定软件需求、开展工作负载基准测试与优化，以及支持客户和开发者迁移。

结语：Arm推动服务器CPU格局多元化

Arm AGI CPU打破了芯片IP授权与成品芯片制造的行业边界。过去服务器CPU市场主要由传统服务器CPU大厂把控，现在掌握自研架构的IP企业，也直接推出成品芯片参与市场竞争。

依托已经在AI服务器得到验证的Neoverse架构，Arm把技术授权转化为可直接购买的硬件产品。随着配套服务器机型落地、软件生态不断完善，这类基于自研架构的完整芯片逐步削弱传统厂商的主导优势，让服务器计算市场走向多元化。

来源：ServeTheHome