江苏
过去一周，搭载高通最新2nm芯片的旗舰机接连出现黑屏和随机重启，用户的矛头指向台积电，但综合多方信息看，这次问题不在制程。
不过自从有了类似的消息传出来之后，市场中大多数的方向都说台积电翻车了，然后今年的新机不能买了。
不仅仅是安卓旗舰，就连苹果手机也不能买了，一时间导致搭载骁龙8 Elite Gen6、天玑9600、A20 Pro的新机，口碑受到了冲击。
所以接下来让我们长话短说，看看近期市场中传出新的消息之后，能否改变大家对工艺方面的看法吧。
事情的起因是一份QRD（高通参考设计）固件，高通此前给QRD媒体机推送了一份降压稳频固件。
策略是在保持同频率跑分的前提下把芯片工作电压压到最低，让功耗数据更好看，但这份固件有概率被推到了量产机上。
QRD工程机用的芯片是筛选过的，体质好、漏电低，低压跑高频没有问题；量产机上百万颗芯片体质参差不齐，其中一小部分在那么低的电压下撑不住对应的频率，就会重启。
有用户自己摸索出把大核频率锁在3.5GHz就稳定了，这说明问题出在电压与频率的匹配策略上，不是晶体管本身跑不动。
其他信息也支持这个判断，台积电2nm推进顺利，良率稳定在60%到70%，优于三星同节点水准。
而且同样采用台积电2nm的联发科天玑9600 Pro上市后运行正常，iPhone18 Pro的重启问题苹果已确认为iOS 27驱动Bug。
也就是说，2nm翻车更接近一次固件策略事故，重做一版固件、把电压调高一点就能解决，代价是功耗数据不再那么好看。
这次风波也暴露出一个问题：多数人对制程节点这个数字的理解还停留在十几年前。
在芯片演进的早期，从0.35μm、0.25μm、0.18μm一直到90nm、65nm、40nm、28nm，制程数字指的是晶体管栅极长度，也就是源极和漏极之间、栅极覆盖的那条最窄线宽。
那个年代升级一代工艺，逻辑电路面积基本直接减半：40nm的平方是1600，28nm的平方是784，正好差一倍，这就是摩尔定律的节奏。
到了3D晶体管时代，情况变了，14nm FinFET之后，晶体管从平面结构变成立体鳍片，节点名称不再等于真实栅长，行业逐步改用金属层半间距作为等效特征尺寸。
7nm、5nm、3nm这些名字已经是代际标签，不对应任何单一可测量的物理长度。
一个3nm节点的实际栅极长度可能在16到18nm，鳍片宽度约6到7nm，跨代制程逻辑电路面积直接减半的现象，现在看不到了。
随之而来的是成本问题，面积缩减的比例低于成本增长的比例，一片台积电N3工艺的300mm晶圆价格约2万美元，N2工艺约3万美元，这是2nm等GAA芯片价格高企的根本原因。
关键制程提升并非没有意义，GAA先进制程在硬件层面的工程收益是真实存在的。
GAA的核心变化是全环绕栅，栅极从各个方向包裹沟道，不像FinFET只覆盖三个侧面，它对沟道的静电控制能力更强，同样尺寸下漏电流更低。
FinFET已经很难再缩小有效沟道，想继续提升晶体管密度必须换GAA架构，GAA还可以把纳米片垂直堆叠，在同样的芯片面积内放进更多晶体管，通过垂直堆叠提升有效导电面积，做到相同功耗下算力更高，或者相同算力功耗更低。
对AI芯片、HBM配套逻辑芯片和手机SoC来说，单位面积的算力和能效直接决定芯片上限。
未来十年，先进封装会是延续芯片演进的重要路径，混合键合技术不仅对7nm这些FinFET制程有价值，对GAA以及未来的CFET同样需要。
华为提出的韬定律给出了一个方向：用时间缩微替代几何缩微，通过逻辑折叠把关键路径上的逻辑门电路分布在垂直堆叠的多层有源层上，用超细间距混合键合实现层间互连。
据披露，华为基于韬定律框架已实现381款芯片的量产验证，预计到2031年，高端芯片晶体管密度将达到1.4纳米制程的同等水平。
总而言之，这次2nm翻车本质上是固件策略与量产芯片体质不匹配的结果：激进降压被意外下放到量产机，加上部分机型散热设计偏保守，体质较差的芯片在高压场景下触发了保护性重启。
这类问题可以通过重做固件解决，等各家OTA补丁到位，稳定性会恢复，所以，大家有什么想表达的吗？一起来说说看吧。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
