北京
为芯片设计师提前布局纳米堆叠时代做准备
如需了解更多信息，请联系IBM的Shawn Du。
今年早些时候，IBM宣布推出全球首个0.7纳米节点芯片技术。这项技术建立在一种全新设计的晶体管架构之上，将纳米片逐层堆叠起来，突破了在给定面积内集成更多晶体管的空间限制。简而言之，它开启了Z轴方向的可能性，为现代芯片的逻辑扩展提供了全新思路。最终成果是在150平方毫米的芯片上集成近1000亿个晶体管，密度几乎是IBM 2纳米节点芯片的两倍，性能提升50%，能效提高70%，SRAM内存扩展能力提升40%。
如今，随着半导体行业即将迎来晶体管架构的这一重大转变，IBM宣布计划于2027年第一季度推出面向7埃米纳米堆叠技术的早期研发用工艺设计套件（PDK）。在整个行业即将进入半导体设计新时代的关键时刻，这款PDK旨在为各机构提供一个提前探索该新兴架构将如何改变其产品的机会。
工艺设计套件为工程师提供了开始为特定制造工艺设计芯片所需的模型、设计规则、库文件及其他信息。IBM计划推出的这款工具将帮助半导体公司在纳米堆叠技术得到广泛应用之前，提前对其进行评估。潜在的合作方包括无晶圆厂芯片公司、电子设计自动化（EDA）供应商、设备供应商，以及对该技术研发感兴趣的科研机构。
“我们希望邀请各方与我们一起开展早期PDK评估工作，然后共同将这项技术系统化、标准化，”IBM研究院技术推广高级经理张静云表示。
共同为未来做好准备
IBM的纳米堆叠芯片架构与当今的纳米片晶体管相比有着本质区别。该架构不再将n型和p型器件并排放置，而是将两者上下堆叠。这种方式改变了电路的物理布局，并在电阻、电容、热性能以及上下层器件之间的相互作用方面引入了新的考量因素。
“最大的区别在于器件结构，”张静云说。“当人们现在尝试设计电路时，需要转变思维方式，不能再延续上一代纳米片技术的设计思路，因为这是逻辑代工技术中晶体管层面首次从二维布局转变为三维布局。”
PDK的首个版本预计将包含用于逻辑功能的示例标准单元库，以及一个示例SRAM设计方案。电路设计师将能够利用这些资源来研究布局与布线方案，制作早期的模块级布局，并评估潜在的密度与功耗性能特征。
首个发布版本不会包含成熟商业PDK所具备的全部模型。相反，它将致力于推动合作研究，首次在一个开放的硬件创新平台上，为一项技术早期阶段的设计技术协同优化奠定基础。
接下来的计划
对于潜在的合作伙伴而言，提早获得纳米堆叠PDK的意义不仅在于提前了解未来的晶体管技术，更在于创造了一个研究如何针对特定产品优化纳米堆叠技术的机会。EDA公司可以开始调整其设计工具以适配这种架构，而设备制造商则可以研究与该结构相关的特殊制造挑战。
研究人员还可以随着技术的发展，探索寄生效应提取、热耦合以及器件间相互作用等领域。
“这款PDK将帮助业界从纳米片技术过渡到纳米堆叠技术，”张静云说。“我们正站在一个可以帮助整个行业做好更充分准备的节点上。”
此前从平面晶体管到FinFET、再从FinFET到纳米片的转变，都要求整个行业重新思考制造工艺与芯片设计。通过提前推出纳米堆叠PDK，IBM希望为各公司争取时间重新开启这一进程，而这一次，各方将有机会从一开始就参与共同定义该技术的设计生态系统。
Q&A
Q1：IBM的纳米堆叠芯片技术是什么？
A：这是IBM今年早些时候宣布的全球首个0.7纳米节点芯片技术，采用全新设计的晶体管架构，将纳米片逐层堆叠，突破了平面集成的空间限制，可在150平方毫米芯片上集成近1000亿个晶体管。
Q2：纳米堆叠技术相比之前的2纳米芯片有哪些提升？
A：纳米堆叠技术的晶体管密度几乎是IBM 2纳米节点芯片的两倍，性能提升50%，能效提高70%，同时SRAM内存扩展能力提升了40%。
Q3：IBM何时推出纳米堆叠技术的工艺设计套件（PDK）？哪些机构可以参与？
A：IBM计划于2027年第一季度推出面向7埃米纳米堆叠技术的早期研发用PDK，潜在合作方包括无晶圆厂芯片公司、EDA供应商、设备供应商以及相关科研机构。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
