广东
先纠正一个常见误解： 3nm、5nm 不是尺子上真实的线宽，更像是工艺代际名称，代表晶体管密度、功耗、性能、设计规则和量产能力的一整套升级。公开资料看，台积电 3nm FinFET 工艺已在 2022 年进入高量产阶段，2nm N2 也已在 2025 年第四季度进入量产，并开始采用 nanosheet 晶体管结构。
所以问题的核心不是“能不能做出 3nm”，而是：能不能高良率、低成本、稳定地做出几千万颗。
先进制程第一难，是光刻难。芯片制造像在硅片上修一座纳米城市，光刻就是把城市规划图投影上去。线条越来越细，图案越来越密，稍微偏一点，就可能短路、断路或性能异常。EUV 光刻是先进节点的关键工具，但它不是简单换一盏更亮的灯，而是要控制极紫外光源、反射镜、光刻胶、掩膜缺陷和曝光随机性。ASML 也将光刻视为让芯片更小、更快、更高能效的核心制造技术。
第二难，是画出来不等于做得出来。光刻只是“画图”，后面还有刻蚀、沉积、离子注入、清洗、抛光等上千道步骤。先进制程中很多薄膜只有几个原子层厚，多刻一点、少沉积一点、清洗残留一点，都可能改变电阻、电容、漏电和可靠性。这也是为什么外界觉得芯片制造像“玄学”：不是工程师不懂，而是工艺窗口太窄，微小波动会被放大。
第三难，是晶体管本身变复杂了。以前性能提升主要靠缩小晶体管，但晶体管太小以后，电流会越来越难控制，就像水龙头关不严，会“漏水”。芯片里的漏水就是漏电。于是行业从平面晶体管走向 FinFET，再走向 nanosheet/GAA。它的本质是让栅极更好地包住沟道，提高控制力。但每次结构换代，都意味着材料、工艺、设计工具和量产经验几乎要重新磨一遍。
第四难，是互连开始拖后腿。很多人只盯着晶体管，其实芯片里还有大量金属线。晶体管像楼房，金属互连像道路、电网和地铁。楼房越密，道路却越来越窄，电阻上升、电容增加、信号延迟和功耗都会变严重。到了高性能 CPU、GPU 和 AI 芯片，真正限制性能的，往往不是单个晶体管不够快，而是数据搬运太慢、太耗电。
第五难，是良率和成本。实验室做出一颗芯片，和工厂稳定生产，是两回事。一颗芯片可能要经历上千道工艺，任何一步出小问题，最后都可能报废。芯片面积越大，被缺陷“击中”的概率越高，所以高端 GPU、服务器 CPU、AI 加速器尤其难做。所谓良率爬坡，就是晶圆厂通过海量数据不断找缺陷、调参数、修工艺，把“能做出来”变成“稳定赚钱地做出来”。
第六难，是先进制程已经不是晶圆厂单独能解决的问题。设计公司不能随便画版图，必须配合工艺规则；封装也不能只是最后装起来，而要提前考虑供电、散热、Chiplet、HBM 和高速互连。今天的先进芯片，本质上是“设计—制造—封装—系统”共同优化的结果。
因此，先进制程越来越难，不是因为它变成了玄学，而是因为它进入了原子级系统工程阶段。过去是把晶体管做小；现在是要在极小尺度上，同时解决光刻、材料、结构、互连、良率、成本和系统协同。谁能把这些环节稳定串起来，谁才真正掌握先进制程的核心竞争力。
加V：tigerchip
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
