湖南
众所周知，华为麒麟9050 Pro是一颗全面采用韬定律逻辑折叠的芯片。
这颗芯片被用于华为MateXT2这款三折叠手机上，也被用于Mate90 Pro Max以及Mate90 RS这两款手机之上，是华为麒麟芯片史上最强大的芯片。
而近日，有专业的半导体机构对这颗芯片进行了拆解，分析其具体的构成等情况。
这种芯片级的拆解，是相当需要技术的，可不是像大家拆手机这么简单。
而通过拆解，机构发现，麒麟9050 Pro采用的是两颗芯片的结构，将传统的计算单元，与存储单元分开，各用一个Die芯片，分成上下两层，像叠汉堡一样。
下面的计算Die，集成了CPU/GPU/NPU/ISP/DSP/Modem等计算单元，而另一颗存储单元，则是集成了SRAM/Cache这些，然后通过“逻辑折叠”技术键合，中间垂直互边，这样缩短了信号链路，节省了时间，也就相当于提升了性能。
另外，由于是上下两层结构，所以同样的面积，晶体管会更多，资料显示，麒麟9050 Pro的晶体管密度高达2.38亿颗，较上一代麒麟9030 Pro的1.55实际提升了55%。
但在发布会上，只是讲提升了28%，这是因为只是下层计算Die的对比，则不是整体的对比，下层计算Die的密度确实只提升了28%，2个Die合计的整体提升了55%。
计算Die结构图
我们再来根据机构的拆解，来看一下具体的两层Die的结构设计，如上图所示，这是下层的计算Die，集成了CPU\GPU\NPU\ISP\DPS等。
GPU位于左上角，CPU位于GPU的右边和下面，右上角是ISP、左下角是DSP、下面中间是NPU，右下角是巴龙5G Modem。
我们再看看存储Die，这一颗裸芯片，对应的其实是一些缓存等。
存储Die结构图
如上图所示，所有的CPU、GPU、NPU、ISP等需要的缓存，全部放在这一层Die上面了。另外周边还分布着多个与外部的接口单元，比如PCIe、LPDDR PHY、CSI、DSI、USB PHY、RF等
而下面的计算Die与上面的存储Die，则通过5000万根金属线互连，形成一个整体。
这样的好处是节省时间，提高晶体管密度，降低时延、功耗等，属于正向收益。
但机构分析，这样也会有一些劣势，比如2颗Die，必须高精度对准互连，还要混合键合等，对工艺、精度的要求非常高，相对应的良率就会受到影响。
其次，因为是两颗Die一起，任何一颗Die出现问题，两颗Die都要报废，所以会影响良率成本等。
但华为之所以这么走，原因是平面结构的发展受限于EUV光刻机，不得不走出另外一条路，走折叠路线，这也是不得已而为之。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
