0.7nm芯片，新里程碑，全球首创！

公众号记得加星标⭐️，第一时间看推送不会错过。

今年早些时候，IBM发布了全球首款0.7纳米制程芯片技术。该技术基于全新设计的晶体管架构，通过纳米片层叠而成的纳米堆叠结构，突破了在给定面积内集成更多晶体管的空间限制。简而言之，它突破了Z轴的限制，重新定义了现代逻辑电路的扩展方式。最终成果是在150平方毫米的芯片上集成了近1000亿个晶体管，密度几乎是IBM 2纳米制程芯片的两倍，性能提升50%，能效提升70%，SRAM内存容量也扩展了40%。

如今，随着半导体行业即将迎来晶体管架构的重大变革，IBM宣布计划于2027年第一季度推出用于7埃纳米堆叠技术的早期研发工艺设计套件（PDK）。鉴于半导体设计正处于新时代的开端，PDK旨在让各组织机构有机会尽早探索这种新兴架构将如何改变他们的产品和服务。

PDK（产品开发工具包）提供模型、设计规则、库和其他信息，帮助工程师开始为特定制造工艺设计芯片。IBM计划推出的产品将帮助半导体公司在纳米堆叠技术成熟并广泛应用之前对其进行评估。潜在的合作方包括无晶圆厂芯片公司、电子设计自动化（EDA）供应商、设备供应商以及对该技术开发感兴趣的研究机构。

IBM研究院高级技术赋能经理Jingyun Zhang表示：“我们希望邀请大家与我们一起进行早期PDK评估，然后共同对技术进行编码。”

一项极具意义的发布

IBM 的纳米堆叠芯片架构与当今的纳米片晶体管截然不同。它并非将 n 型和 p 型器件并排放置，而是将它们上下堆叠。这种方法改变了电路的物理布局，并对电阻、电容、热行为以及上下器件之间的相互作用等问题提出了新的考量。

张教授表示：“最大的区别在于器件结构。现在人们在设计电路时，需要转变思路，不再沿用上一代纳米片器件的设计方法，因为逻辑代工技术首次在晶体管层面实现了从二维到三维的布局转变。”

PDK 的首个版本预计将包含用于逻辑功能的示例标准单元库和一个示例 SRAM 设计。电路设计人员可以利用这些资源来研究布局和布线，生成早期模块级布局，并评估潜在的密度和功耗性能特性。

初始版本不会包含成熟商业PDK所包含的所有模型。相反，它将推进合作研究，首次在开放硬件创新平台上，为技术早期阶段的设计技术协同优化奠定基础。

IBM表示，对于潜在合作伙伴而言，提前获得纳米堆叠PDK不仅仅意味着可以预览未来的晶体管，更重要的是，它提供了一个机会，让他们能够研究如何针对特定产品优化纳米堆叠技术。EDA公司可以开始调整其设计工具以适应这种架构，而设备制造商则可以研究与其结构相关的特殊制造挑战。

随着技术的发展，研究人员还可以探索寄生提取、热耦合和器件间相互作用等领域。

Zhang表示：“PDK将帮助人们从纳米片过渡到纳米堆叠。我们现在正处于一个可以帮助行业做好更充分准备的关键时刻。”

此前的技术转型——从平面晶体管到FinFET，再从FinFET到纳米片——都要求业界重新思考制造工艺和芯片设计。IBM此次推出早期纳米堆叠PDK，旨在为企业争取时间，使其能够再次启动这一流程，并有机会从一开始就参与定义该技术的设计生态系统。

全球首款0.7nm芯片

回顾上个世纪计算机领域的突破性进展，你会发现它几乎堪比炼金术。我们学会了用闪电照射沙子，直到沙子能够进行数学运算。几十年来，我们学会了提纯沙子中的硅，并将其转化为晶体管。自此以后，由这些晶体管驱动的计算机彻底改变了我们生活的方方面面。我们现代生活的方方面面都离不开这些尺寸极其微小的硅器件，而我们成功地将它们的尺寸缩小到了极致。第一个晶体管可以放在你的手掌中，而现在你口袋里的手机，仅中央处理器就包含了数百亿个晶体管。

但随着技术的不断突破，对计算能力的需求也与日俱增。人工智能和量子计算正以惊人的速度发展，迫使我们对所使用的设备提出新的问题。

因此，IBM在今年六月宣布，推出全球最小、最强大的计算机芯片技术。这些芯片是首批采用亚纳米节点设计的芯片，其晶体管节点宽度仅为0.7纳米（7埃）。这使得它们成为目前世界上最小的晶体管——而且优势非常明显。IBM团队通过在晶圆键合、SRAM微缩和沟道材料创新方面的几项关键突破实现了这一壮举。

为了更直观地理解这种微小的尺寸，我们可以参考一下人类红细胞的大小：一个红细胞的直径约为7000纳米，比这些新型节点大约大1万倍。在一块指甲盖大小、边长仅为7埃的芯片上，大约集成了1000亿个晶体管。这是人类历史上首次在如此小的空间内集成如此多的晶体管。

IBM 新推出的 1 纳米以下芯片比 IBM在 2021 年首次发布的2 纳米制程芯片效率提高了 70%，性能提高了 50%。在此之前，这些芯片仍然是世界上最小的制程芯片。

凭借如此巨大的性能提升，7埃器件的潜力无比巨大，对人工智能领域有着深远的影响。目前主流的人工智能加速器每秒可处理约1500 TOPS（万亿次运算），而IBM的研究人员估计，采用7埃技术的加速器性能可提升约六倍，达到9000 TOPS左右。因此，如果使用7埃芯片来训练目前庞大的前沿模型LLM，我们可以将典型的训练时间从大约三个月大幅缩短至几周。

但这些仅仅是基于我们现有技术的革命性突破。这7埃器件或许能开启我们尚未设想的各种创新。任何需要更强大处理能力或更节能芯片才能完成的任务都可能成为现实——从未来能够自主完成更多任务的机器，到充电频率大大降低的监控设备。

这项全新的7埃设计突破是IBM多年研究的成果。早在2015年，IBM研究院就发布了纳米片（nanosheet）技术，这是一种全新的芯片架构，当时研究人员认为它将成为未来数年全球芯片设计的基础。随着采用3纳米工艺节点制造的芯片的问世，以及最终2纳米工艺节点的芯片的出现，这一设想已成为现实。

纳米片技术的发展还有很长的路要走。要到本十年末，我们才能看到2纳米器件的广泛应用，之后才会出现1.4纳米和1纳米器件。但IBM始终致力于发明未来技术。正是这种理念促使一个团队探索纳米片之后的领域。过去几年，他们一直在研究如何在给定空间内提高晶体管密度。他们没有仅仅局限于二维尺寸的缩小，而是思考：如果在第三个维度上增加高度呢？如果说之前的创新主要集中在x轴和y轴上，那么该团队开始考虑z轴。

这一理念催生了团队称之为纳米堆叠的复杂设计。正是这种架构推动了7埃分辨率的突破，团队也相信，它将引领至少十年的硅芯片创新。

这款采用纳米堆叠器件架构的7埃芯片，是多个关键领域取得突破的成果。与2纳米芯片相比，该团队在相同空间内封装的晶体管密度几乎翻了一番。首要突破在于薄介质晶圆键合技术。该团队开发了一种将两片晶圆键合在一起的新技术，从而形成一种新型的多层结构。新方法缺陷极少，两片晶圆能够根据需要进行精确对准。最终成果是一种真正的3D晶体管，测试表明，该晶体管具有可扩展性，能够满足新一代计算机处理器的需求。

利用堆叠式晶体管，该团队还可以在每个节点的沟道中使用新型材料，从而最大限度地提高每个节点的性能——彼此独立。这种新型交错式场效应晶体管（FET）设计改进了单元设计，甚至为未来探索更小的节点指明了方向。NFET 和 PFET 沟道均在“栅堆叠”解决方案中进行了优化，使得这两个沟道可以独立运行。

最终，该团队成功地将7埃设计中的SRAM（静态随机存取存储器）容量提升了40%。这是存储容量的巨大飞跃——业界十多年来都未曾见过如此巨大的提升。片上存储器的访问是人工智能计算的关键瓶颈之一，而该团队通过新的7埃设计解决了这一问题，确保这些芯片能够比以往的设计更快地处理信息。此外，通过缩小存储器的物理尺寸，可以在相同的空间内实现更大的容量。

与近期晶体管尺寸的所有进步一样，7埃指的是采用特定制造工艺生产的新一代芯片。这里的7埃并非指芯片中金属导线的宽度，这与许多代以前芯片密度远低于现在的情况有所不同。一般来说，更小的工艺节点技术可以生产更小的晶体管。这意味着每一代新产品都能在相同的空间内集成比上一代更多的晶体管，从而使芯片速度更快、能效更高。

我们看到，这种纳米堆叠架构有望为未来多代变革性设备提供动力。它将加速埃级时代的到来。它对未来计算乃至整个世界都蕴藏着巨大的潜力。如今难以解决的问题，对于基于这种架构构建的未来计算机来说，或许将变得轻而易举。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4559期内容，欢迎关注。

加星标⭐️第一时间看推送~

求推荐