台积电CoWOS，传涨价20%

公众号记得加星标⭐️，第一时间看推送不会错过。

AI芯片抢产能，先进封装酝酿涨价。供应链透露，台积电CoWoS报价酝酿新一波调涨，涨幅上看2成，部分封装交期已拉长，产能吃紧压力持续升高。抢产能效应同步延烧设备端，业者直言，客户已无暇砍价，只要能承诺交期便下单，设备交期最长拉至八个月，供应链全面拼交货、拼扩产。

先进封装需求由AI GPU扩散至伺服器CPU及客制化ASIC，尚未满足的订单持续增加。芯片业者指出，AI芯片测试时间拉长，使封装与测试产能同步承压，晶圆代工及封测（OSAT）业者正酝酿新一波CoWoS报价调整，预估调涨1至2成。

设备业者透露，过往台积电在进行年度设备采购时，常要求议价，或在相同价格下增加功能，然今年则未重新议价；换言之，今年在设备功能没有增加的情况下，直接以原有价格采购。相较往年，相关供应商的降价与追加功能压力减轻，有助维持订单获利。

半导体业者表示，客户重视交货时程，设备交期已由过去三至六个月拉长至六至八个月。由于需求增加，上游加工及零组件供应商产能吃紧，短期难以大幅扩充，设备须依时程排单交货，新增产能释出速度仍受供应链交货能力牵动。

设备业者指出，扩产速度则受制程瓶颈牵动。据悉，先进封装新厂由动土至瓶颈站点达到满载，约需三年；实际产出取决于微影、显影及黏晶等站点的处理能力，瓶颈会随制程调整转移，厂房完工与设备进驻后，仍须经过调校及验证才能转为稳定供给。

台积电董事长魏哲家于最近一次法说会表示，CoWoS仍是客户首选，目前五倍光罩尺寸封装已投入量产，良率表现优异，并持续开发九倍、十四倍光罩尺寸方案，同时推进CoPoS技术，以满足未来更大尺寸封装及降低成本的需求。

AI芯片整合更多运算晶粒及高频宽记忆体（HBM），封装面积及制程复杂度随之提高。设备业者先前也指出，芯片尺寸放大，会降低设备每小时产出，即使芯片数量不变，客户仍可能需要增加设备，进一步推升扩产需求。

台积电持续增加先进封装产能，法人推估，2026年CoWoS月产能朝逾13万片推进，2027年以20万片为目标；厂区布局包括嘉义AP7分期推进、台南AP8 P2装机，以及AP6扩充SoIC产能，支应先进封装需求。海外则规划美国AP1先进封装厂于2028年投产。

封装内部：驱动现代人工智能的奥秘

台积电的CoWoS-S技术对人工智能时代至关重要，因为它解决了现代加速器面临的核心系统难题：计算能力的增长速度超过了传统封装提供数据、电源和连接的速度。CoWoS -S，即“芯片-晶圆-基板-硅中介层”，是一种2.5D集成平台，它将大型逻辑芯片或芯片组放置在多个高带宽存储器堆叠旁边，然后通过硅片上制造的密集布线将它们连接起来。

AI训练和推理依赖于在处理器和内存之间传输海量的参数、激活值和键值缓存数据集。先进的GPU可能拥有巨大的算术吞吐量，但只有在内存带宽保持高且通信延迟保持低的情况下，这些GPU才能发挥出应有的性能。普通的有机衬底无法在处理器和多个HBM堆叠之间提供足够多的细间距互连。CoWoS-S采用硅中介层，其布线密度更接近片上金属化。因此，数千条短而宽的并行连接可以连接逻辑电路和HBM，从而实现每秒数TB的内存接口，且每传输比特的能耗低于板级内存。

该中介层还实现了超越光刻掩模限制的集成。制造单个巨大的单芯片会受到曝光面积、缺陷密度、良率和成本的限制。CoWoS-S 允许设计人员将系统划分为计算、输入/输出、缓存、网络或专用芯片组，并将已知合格的芯片集成到单个封装中。每个组件都可以使用最适合其功能的工艺节点。计算模块可以使用先进的工艺节点，而接口或模拟功能则可以使用成熟的工艺节点。这种异构方法在不牺牲封装级带宽的前提下，提高了良率、设计复用率、产品细分率和上市时间。

电源供应同样至关重要。AI 加速器会消耗极高的电流，并经历快速的负载瞬变。电压下降会导致时钟频率降低、运行异常，或迫使电路采用保守的功率裕度。CoWoS-S 采用高密度电源布线结构，并在硅中介层中嵌入深沟槽电容。这些电容可在逻辑芯片附近提供局部电荷，从而在主板电容和封装元件响应过慢的频率下提高电源完整性。短互连线还能降低寄生电阻和电感，从而支持高功率下的稳定运行。

热力学和机械工程使得该平台难以复制。承载多个芯片的大型中介层必须经受住晶圆加工、微凸点键合、封装、基板贴装、热循环以及数据中心持续运行的考验。硅、铜、底部填充材料、封装化合物和有机基板之间热膨胀系数的差异会导致翘曲和应力。台积电的价值不仅在于中介层概念，更在于对整个工艺流程中的材料、组装精度、良率、测试、可靠性和大批量生产的严格控制。

CoWoS-S 的规模优势进一步增强。台积电表示，该平台自 2012 年投产以来，已支持尺寸约为光罩尺寸 3.3 倍的硅中介层。其第五代产品展示了尺寸约为 2500 平方毫米的中介层，可容纳多个逻辑芯片和八个HBM 堆叠。如此大的尺寸使该封装从保护性外壳转变为系统级集成平台。

其成熟度也降低了商业化风险。客户将获得涵盖设计规则、中介层制造、芯片组装、散热解决方案、电气验证和生产测试的完整生态系统。这种集成缩短了调试周期，并使多芯片加速器能够以超大规模生产。很少有供应商能够同时具备领先的代工厂资源、封装精度、产能投资和客户信任。

因此，CoWoS-S 是一个战略瓶颈。先进的逻辑晶圆和 HBM 芯片可能已经到位，但只有当这些组件组装、键合、测试并认证为一个可靠的封装后，人工智能加速器才能交付。因此，封装能力决定了云服务提供商部署新计算集群的速度。它也影响着加速器架构，因为中介层面积、HBM 芯片布局、凸点间距、功率密度、基板尺寸和散热限制等都必须在生产前数年进行协同设计。

总而言之， CoWoS-S 的重要性最终反映了半导体行业更广泛的转型。晶体管尺寸缩小固然重要，但系统性能越来越依赖于多个芯片、存储器、电源网络和通信链路的集成效率。在人工智能时代，封装已成为计算架构的一部分。CoWoS-S 至关重要，因为它将单独制造的硅片转化为一个紧密耦合、带宽充足、节能高效的计算系统。

（来源：工商时报）

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4572期内容，欢迎关注。

加星标⭐️第一时间看推送~

求推荐