北京
5月25日，华为在国际电路与系统研讨会上正式抛出韬（τ）定律——核心思路：是不再一味死磕芯片尺寸，而是转向“时间缩微”，给后摩尔时代的半导体开辟一条新路。
先看老规矩摩尔定律：过去50年，芯片靠“几何缩微”，把晶体管越做越小，28nm→5nm→3nm，塞得越密，则跑得更快。但现在路走不通了——2nm逼近原子极限，电子会“穿墙漏电”，建一条3nm产线就要近200亿美元，全球只剩两三家企业玩得起。
华为的破局思路：用“时间缩微”替代“几何缩微”。核心就一句话——不继续缩路，让信号跑得更快。
打个比方：芯片像一座城市，晶体管是楼房，信号是车流。摩尔定律是把路越修越窄、楼越盖越挤，最后堵死。韬定律不继续缩路，而是修高架、调信号灯、缩短红绿灯等待时间，让车跑得更顺。
怎么实现呢？核心抓手叫“逻辑折叠”——是把平面电路在垂直方向折叠起来，缩短信号传输路径。过去信号绕远路，现在走垂直通道直上直下，延迟下来了，能耗也降了。
华为高管何庭波透露，华为过去六年基于韬定律已成功设计并量产了381款芯片，覆盖手机、AI计算、通信等领域，这不是纯理论，是跑通了的路线。
实测数据：今年秋季的“麒麟2026”将完整采用逻辑折叠，晶体管密度提升53.5%，能效改善41%，P核峰值频率达到3.1GHz。预计2029年突破4GHz。
这条路线三年内就能让普通人感知到——性能跃升、功耗不升反降，续航更长。
这还不只是一颗芯片的事。更关键的是，这是中国首次在全球半导体领域提出系统性产业指导原则。它跳出了长期由西方主导的“制程竞赛”，将技术突破方向从“空间维度”转向“时间维度”，为受限于光刻机瓶颈的产业提供了全新突围思路。
别小看这个转变——之前我们是在别人定的赛道上拼命追赶，现在华为在重新定义一条新赛道。业内大拿预计，到2031年，基于韬定律的高端芯片晶体管密度将达到等效1.4纳米制程的同级别性能。
关注杰哥，带你拆解技术背后的商业密码。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
