台积电，重磅突破，为告别硅做准备

公众号记得加星标⭐️，第一时间看推送不会错过。

台积电下一代芯片技术，大突破。

八月初，台积电携手阳明交大团队，成功开发出高效能的单层二硫化钼（MoS2）顶闸极电晶体，有助突破摩尔定律极限，开启“后硅”时代新契机。

业界指出，为了突破摩尔定律极限，半导体制程后续进入1纳米以下时，探索新材料为必然的路径，二硫化钼成为备受瞩目的新材料，预计在约1纳米以下的0.7纳米（A7制程） / CFET 时代导入。

包括应用材料、阿斯麦（ASML）、AIXTRON、ASM International及Lam Research等半导体设备巨头都积极投入研发对应二硫化钼新材料的设备与技术需求，透露其获得重视的程度。

众所周知，手机、电脑甚至未来的AI智慧装置，都需要运算速度更快、耗电更低的半导体晶片。然而，传统硅半导体技术，已逐渐逼近物理极限。

为此，全世界科学家都在寻找下一代半导体材料，而“二维半导体”因为薄到只有原子级厚度，被视为延续摩尔定律，让晶片持续微缩与提升效能的重要关键。

在台湾当局支持下，阳明交大电子物理系、中研院应用科学研究中心教授张文豪团队，携手台积电Iuliana Radu博士团队及阳明交大半导体工程学系教授李宗恩，针对二维半导体长期以来面临的“介面问题”提出解决方案。

张文豪表示，未来二维半导体真正的竞争，不只是材料，而是介面工程。这项技术最大价值是建立可广泛应用于不同二维半导体材料的平台技术。未来可望发展出更高速、更低功耗的电子元件，并与现有的半导体制程完美结合，为“后硅时代”的晶片技术奠定重要基础，也再次展现台湾在次世代半导体领域的创新实力与国际竞争力。

以下为论文正文编译，仅供参考：

利用外延界面工程实现的

高跨导二硫化钼顶栅晶体管

高跨导是场效应晶体管的一项关键性能指标，直接影响电压增益、开关速度和带宽。在二维场效应晶体管中，要实现高跨导，需要满足等效氧化层厚度低、沟道长度缩小以及载流子迁移率保持不变这三个条件——而这三个因素很难同时进行优化。

通过集成高介电常数(high-k)介电层，可以实现较小的等效氧化层厚度(小于1 nm)，但这种缩放通常会引入与介电层相关的散射，从而降低迁移率并限制跨导。本文表明，通过外延界面工程方法，可在等效氧化层厚度约为1 nm的情况下，制备出单层二硫化钼顶栅场效应晶体管，其高跨导值可达0.45 mS µm−1。我们在超高真空环境下直接在二硫化钼上生长外延铝膜，随后进行原位低压氧化，形成外延衍生氧化铝界面层。该层支持氧化铪的均匀集成，并抑制了介电诱导散射，从而实现了强栅极控制，且未出现明显的迁移率下降。

具有高跨导(gm)的场效应晶体管(FET)是现代电子系统的基本组成单元。在模拟和射频电路中，高跨导可实现大电压增益和宽带宽工作；而在数字逻辑中，它有助于实现快速开关和低功耗。二维(2D)材料，如过渡金属二硫化物，由于其原子级厚度、高迁移率、静电可控性以及与后端集成工艺的兼容性，是下一代晶体管的潜在平台。

然而，要在二维场效应晶体管(2D FET)中实现高gm，需要对三个相互依存的因素进行优化：短沟道长度、低等效氧化层厚度(EOT)以及高载流子迁移率。这种相互依赖关系可表示为：其中μ为载流子迁移率，COX为单位面积栅氧化层电容(与EOT或等效电容厚度(CET)成反比)，LG为沟道长度，VDS为漏极电压。该关系表明，gm的提升取决于静电缩放(通过增加COX)和短沟道设计(通过缩短LG)，同时也取决于保持较大的载流子迁移率μ。在二维场效应晶体管中，同时优化这三个参数是一个根本性的挑战，特别是因为介电层缩放往往会通过界面和远场散射效应导致迁移率下降。

最近的研究进展主要集中在缩小电极间距(EOT)上，以改善二维场效应晶体管(2D FET)的栅极控制。介电层集成面临的困难源于二维材料表面缺乏悬空键，这阻碍了采用标准原子层沉积(ALD)法生长高介电常数(high-k)介电层时的成核过程，从而导致形成带有针孔的多孔氧化层。目前已开发出表面预处理、改良型ALD、转移介电层和界面种子层等技术，并报道了令人鼓舞的结果，其中包括使用金属氧化物、有机分子晶体(PTCDA)和无机分子晶体(Sb₂O₃)作为种子层的情况。因此，在EOT ≃ 1.0 ± 0.1 nm的条件下，实现了近乎理想的亚阈值摆幅(SS)、高电流开/关比和低栅极泄漏。已探索了各种成核材料(包括硅、锗、铪、钆和铝)，并利用硅成核层实现了小于1 nm的EOT。

然而，仅靠EOT还不足以保证高gm，特别是在短沟道器件中。二维沟道中的载流子迁移率对介电环境非常敏感。集成HfO2等高介电常数介电材料往往会导致迁移率大幅下降。这种退化源于界面结合力不足或陷阱态，而更根本的原因在于远距离声子散射——即高介电常数介质中的软光学声子模通过长程库仑相互作用与二维通道中的载流子耦合。这导致了一种权衡：随着EOT的缩放，迁移率会下降，从而限制gm，并最终影响器件性能。

在本文中，我们提出了一种栅极绝缘层集成策略，该策略既能实现低栅极层厚度(EOT)，又能保持较高的载流子迁移率。我们的方法是在超高真空(UHV)条件下，直接在二硫化钼(MoS₂)上生长一层薄的外延铝膜(~0.3 nm)，随后通过原位低压氧化形成一层亚纳米级、高质量的Al₂O₃层。该层既可作为后续ALD沉积高介电常数HfO₂的种子层，又可作为界面缓冲层，以减轻介电诱导散射(如远距离声子散射和界面相关散射)。通过采用我们的外延界面工程方法，我们实现了约1nm的低EOT，以及约27 cm² V⁻¹ s⁻¹的可观本征载流子迁移率。我们制备了单层MoS₂场效应晶体管，其沟道长度约为100 nm，跨导为0.45 mS µm⁻¹。

在二硫化钼上铝籽晶层的外延生长

我们采用优化的室温超高真空(UHV)电子束(e-beam)蒸发法，在化学气相沉积(CVD)生长的单层MoS₂上沉积了薄的Al种子层(方法与补充图1)。为了最大限度地减少对MoS₂的损伤，我们在低于10−9托尔的基础预压下，以70厘米的较长工作距离进行了蒸发。首先，我们在单层MoS₂上沉积了一层30nm厚的Al薄膜，并通过电子背散射衍射(EBSD)、高分辨率X射线衍射(XRD)方位角(Φ)扫描以及选区电子衍射(SAED)对晶体取向和外延关系进行了表征。EBSD图谱(图1a、b)显示，在10×10 µm²的区域内分布均匀，表明形成了单晶Al(111)表面(补充图2)。在SAED图谱(图1c)和高分辨率XRD方位角(Φ)扫描(图1d)中，Al和MoS₂的衍射峰呈对齐分布，进一步证实了Al(111) || MoS₂(0001)和Al[220] || MoS₂[1120]的外延关系。

在确认Al在MoS₂上的外延生长后，我们在MoS₂上沉积了亚纳米级Al薄膜，随后在另一个腔室中进行原位氧化，以形成氧化铝层。原位低能电子衍射测量结果证实，从亚纳米级覆盖层到较厚薄膜，Al在MoS₂上的外延生长均得以保持(补充图2)。基于高分辨率透射电子显微镜(TEM)和掠入射面内XRD(补充图3和4)，我们发现这种外延生成的氧化铝具有晶体结构，且在平面内存在取向对齐，而非完全非晶态氧化物。根据X射线光电子能谱(XPS)分析(补充图5)，外延生成的氧化铝的化学成分接近Al₂O₃。外延生成的 Al₂O₃的Al 2p核心能级光谱显示出 Al–O 键的单峰，且未出现 Al–OH 键的信号，这证实了0.3nm厚的Al层已完全氧化，且未检测到与氢氧化物相关的缺陷。如图1e所示的原子力显微镜(AFM)分析结果表明，由0.3nm厚Al薄膜氧化而成的最薄Al₂O₃层具有原子级平整且无针孔的表面。

图1f(补充图6)显示了氧化层厚度与名义Al厚度的关系。拉曼(图1g)和光致发光(PL)(图1h)测量结果表明，最薄的Al₂O₃层(~0.42 nm)对底层MoS₂的掺杂和应变效应可忽略不计，这与覆盖有较厚AlO_x层的MoS₂中观察到的强n型掺杂现象形成鲜明对比。通过分析器件特性(补充图7)，进一步证实了最薄的Al₂O₃层对沟道掺杂的影响可忽略不计。对Al₂O₃封顶的MoS₂进行的XPS测量(图1i)提供了证据，表明MoS₂在Al沉积及随后的氧化过程中未发生反应性过程。这一点也体现在Al₂O₃去除后进行的PL测量也证实了这一点，其中PL强度和峰位均已恢复，表明Al在MoS₂上的外延生长及随后的原位氧化对MoS₂造成的损伤较小。

外延生成的Al₂O₃和HfO₂/Al₂O₃叠层的介电特性

将源自MoS₂上0.3nm厚外延Al薄膜的、厚度小于1纳米且无针孔的Al₂O₃层用作标准ALD法生长高介电常数介电层的种子层。图2a–c展示了在单分子层MoS₂上，有无种子层条件下，通过ALD生长出的3nm厚HfO₂的表面形貌。作为对比，还展示了生长在低温（150 ℃）ALD生长出的1nm厚AlOx种子层上的HfO₂（图2b）。未使用种子层的HfO₂无法完全覆盖 MoS₂ 表面，这归因于MoS₂表面缺乏悬空键，导致优先形成岛状生长。当在通过外延法制备的Al₂O₃种子层上进行ALD生长时，HfO₂的覆盖变得完整且均匀，表面粗糙度较低，Rq≈0.3 nm。我们进行了导电原子力显微镜（CAFM）测量，以检测介电层堆栈的电流泄漏。在CAFM测量中，我们首先将单层MoS₂转移到p+-Si衬底上，随后在MoS₂上沉积介电层堆栈，以测量从探针到衬底的局部漏电流。图2d–f展示了在1.5 V偏压下的CAFM电流图。未掺杂HfO₂的电流图（图2d）显示了较高的漏电流，这是由于HfO₂在MoS₂上的覆盖不完全所致。对于使用低温ALD生长的AlOx的样品，漏电流有所降低，但仍存在一些漏电点，这可能是由针孔造成的（图2e）。降低ALD沉积温度虽可促进前驱体在MoS2表面的吸附，但形成薄且无针孔的界面层仍具挑战性。相比之下，使用外延生成的亚纳米级Al₂O₃层时，漏电流降低了几个数量级，且无漏电斑点（图 2f），这表明ALD生长的HfO₂与亚纳米级Al₂O₃结合形成了致密且均匀的介电层堆栈。

图1

基于CVD生长单层MoS2的双栅场效应晶体管

为了研究其电学性质，我们制备了基于CVD生长单晶MoS₂单层的双栅场效应晶体管（FET），其中顶栅堆栈由Al₂O₃/HfO₂/Pt组成，底栅则采用100 nm厚的SiN_x/p+-Si衬底。顶栅堆叠由单层MoS₂上厚度为0.42nm的外延生长Al₂O₃层、在250 ℃下通过ALD生长的一层HfO₂以及一层Pt接触金属层组成。我们采用了“Al₂O₃优先”工艺，以避免在接触区和沟道区域残留光刻胶（方法与补充图8）。制备完成后，器件在形成气中于400 ℃下进行1 min的低压快速热退火，以去除有机残留物并提高介电强度。图3a–c展示了双栅场效应晶体管（FET）结构及所制备器件的光学图像。

我们采用双栅极测量法来测定顶栅堆栈的EOT。通过测量顶栅阈值电压（VT,TG）随背栅电压（VBG）的变化，得到了顶栅（CTG）与背栅（CBG）之间的电容比（CTG/CBG）。图3d显示了在不同VBG值下测得的顶栅传输曲线（IDS−VTG）。不同HfO₂厚度下的完整传输曲线，以及从中提取的VT,TG随VBG变化的曲线，见补充图9中。通过对VT,TG–VBG关系进行线性拟合，我们可以从斜率确定CTG/CBG的电容比，进而根据已知的100 nm厚SiNx背栅（CBG）确定顶栅EOT。图3e显示了提取的顶栅EOT随HfO₂厚度（tHfO₂）变化的曲线。顶栅EOT与tHfO₂呈线性关系，y轴截距为0.32 nm，这对应于0.42 nm Al₂O₃种子层所占的EOT。

图2

测得HfO₂和Al₂O₃种子层的相对介电常数分别为εHfO₂=13.3和εAl₂O₃=5.1。特别是，通过采用2.9nm厚的HfO₂/0.42nm厚的Al₂O₃栅极堆栈，我们实现了EOT≃1nm。我们还测量了栅极面积更大的场效应晶体管（FET）的顶栅电容（补充图10）。所得的CET与测得的EOT一致。如此低的EOT很难通过传统的ALD生长AlOx种子层来实现，因为这些种子层通常要厚得多，以防止因岛状优先生长而导致的电流泄漏。

图3

随后，我们考察了顶栅堆栈的击穿特性。图3f展示了不同HfO2厚度顶栅MoS2场效应管中，栅极漏电流密度JG随顶栅电压VTG变化的曲线。对于tHfO2=3.7和5.5 nm的器件，分别获得了较大的击穿电压 Vbd 分别为 4.3 V 和 5.9 V，对应的击穿电场(Ebd)高达Ebd > 10 MV cm⁻¹。对于tHfO₂=2.9 nm的器件，其仍能承受高达Vbd =2.65 V的电压，此时 Ebd ≈ 8.0 MV cm⁻¹。高电场下的漏电流可用场辅助福勒-诺德海姆（F–N）隧穿模型很好地描述，JG ∼ E²q^(−β)/E，其中E 是栅极堆栈中的电场，q 是基本电荷，β 与有效势垒高度和电子有效质量有关（图 3g）。当 tHfO₂ 分别为 2.9 和 3.7 nm 时，JG 在低电场下偏离F–N 图（JGE⁻² 対 E⁻¹）中直线的现象表明存在通过栅极堆栈的直接隧穿。尽管如此，当 EOT ≃ 1 nm 且 VTG = 1 V 时，器件的漏电流仍低于10−4 A cm−2，这一数值仍低于低待机功耗互补金属氧化物半导体技术的要求（1.5 × 10−2 A cm−2）。

接下来，我们研究了EOT≃1 nm器件的顶栅开关特性。图3h展示了EOT=1.07 nm的器件在VDS=0.1 V和VBG=0 V条件下工作的双扫传输特性。该器件表现出106的开/关比，以及75 mV dec−1，且滞后效应可忽略不计（补充图11显示了与扫描速率相关的SS和滞后效应）。尽管该SS值高于层剥离MoS₂场效应晶体管所达到的60 mV dec−1的玻尔兹曼极限，但我们的SS值仍属于CVD生长且EOT小于5 nm的MoS₂场效应晶体管中仍属最高水平之一（补充表1）。

根据测得的SS值，我们按以下公式估算界面陷阱密度（Dit）：其中kB为玻尔兹曼常数，T为温度，q为基本电荷。估算得到的 Dit ≃ 5 × 10¹² cm⁻² eV⁻¹，低于CVD生长MoS₂沟道典型的10¹³ cm⁻² eV⁻¹值。除了低SS外，传输曲线中较小的滞后宽度 ∆VH也表明边界陷阱和界面电荷的密度较低。由于滞后宽度取决于介电层厚度和应力电压扫描范围，我们将滞后宽度∆VH 归一化为电场因子 ∆VTG/tox，其中 ∆VTG 是 VTG 扫描范围。我们得到归一化滞后宽度 ∆VH = 4.5 mV MV−1，该值比典型高介电常数（高-κ）介电层堆栈（HfO2、Al2O3 和 ZrO2）小几个数量级，且与晶体 CaF2介电层相当，这表明外延生成的 Al2O3 具有良好的界面特性。我们还对EOT≃1 nm的器件阵列进行了测量（图3i）。就阈值电压（VT）、开关电压（SS）和电流开/关比而言，这些器件的开关特性分布范围分别为−0.42 V 至 0.02 V、75 mV dec−1 至 110 mV dec−1 以及 105至 3 × 10⁶（补充图 12 显示了统计分布）。在所有器件中，观察到随着 VT 降低，SS 呈增加趋势。这种相关性表明，转移诱导的界面残留物在观察到的器件间差异中起着重要作用。

短沟道顶栅场效应管及高介电常数栅极堆栈的基准测试

为了验证我们的 HfO₂/Al₂O₃ 介质堆栈在短沟道顶栅集成中的性能，我们制备了栅长 LG ≃ 100 nm（补充图 13）且 EOT ≃ 1 nm 的顶栅场效应管。图 4a 展示了短沟道顶栅场效应管的示意图。图4b、c展示了Au接触点和沟道区域附近的截面透射电子显微镜（TEM）图像以及能量色散光谱（EDS）元素映射图（补充图14显示了全范围映射图）。在金属接触点附近，2.9 nm厚的ALD-HfO₂介电层均匀且符合地沉积在金属接触点和带有0.42 nm厚Al₂O₃界面层的MoS₂沟道上，并带有0.42 nm的Al₂O₃界面层，这表明将沟道长度进一步缩小至10 nm以下仍是可行的。图4d、e展示了典型器件的转移特性和输出特性，该器件的LG ≃ 100 nm，EOT ≃ 1 nm。在 VDS = 1 V 条件下，该器件的开/关比接近 10⁷，SS 为 90 mV dec−1（补充图 15 显示了统计分布）。

这些器件还表现出约 30 mV V−1 的适度漏极诱导势垒降低（补充图16），这表明通过EOT缩放和原子级薄的二维沟道实现了良好的静电控制。当VTG < 0.3 V时，器件表现出由漏极诱导栅极泄漏引起的关态电流（ITG < 1 nA µm−1），该现象可通过采用下重叠式顶栅结构来缓解。我们在 VTG = 1.2 V 时实现了峰值跨导 gm = 0.45 mS µm−1，基于 CVD 生长的单层 MoS₂通道，这属于较高的 gm 值（补充图 14 显示了其统计分布）。高 gm 源于在 MoS₂ 上外延生长 Al 所形成的高质量 Al₂O₃ 界面层，该层缓解了HfO₂ 高介电常数介质中的远距离声子散射以及与界面相关的散射，从而获得了相当可观的场效应迁移率μFE = 14 cm² V⁻¹ s⁻¹。输出曲线显示，在 VDS = 2 V 和 VTG = 1.5 V 时，导通状态电流密度 ION = 0.45 mA/μm，其主要受接触电阻限制（RC = 0.8 kΩ/μm，本征载流子迁移率 μint = 27 cm²/V·s；补充图 17）。

由于本研究中采用 Au 作为基准测试的接触金属，若采用半金属接触或通过接触掺杂来降低 RC，ION 还可进一步提升至 ~1 mA µm−1。另一方面，对于在高 VDS 条件下工作的短沟道器件，漏极电流 IDS 预计也将受载流子饱和速度 vsat 的限制，而非低场迁移率。采用简单的速度饱和模型IDS,sat ≈ WCOX(VTG − VT)vsat，可估算出载流子饱和速度约为 vsat ≈ 1.5 × 10⁶ cm s⁻¹，与文献报道的单层二硫化钼饱和迁移速率 Vsat数值一致。

图4

目前已开发出多种技术，用于将低EOT介电层与MoS₂沟道集成到二维场效应晶体管（2D FET）中。其中尤为重要的是基于化学气相沉积（CVD）生长MoS₂的技术，因为该技术具有实现晶圆级制造工艺的潜力。在图5a中，我们针对栅极堆栈技术，以短程电场（SS）和电场穿透深度（EOT，或称CET）为指标，与基于CVD生长MoS₂的最新一代二维场效应晶体管进行了对比。将MoS₂转移到高介电常数介质上以形成背栅场效应管，可以保持良好的二维介质界面，从而实现低短路电阻和低栅极电位差（图5a，空心符号）。然而，在MoS₂上集成低栅极电位差的顶栅堆栈则更为困难（图5a，实心符号），这也是本研究的主要重点。

图5

尽管已基于剥离的MoS₂沟道实现了具有近乎理想SS（~60 mV dec−1）的顶栅场效应晶体管，但将类似方法应用于化学气相沉积（CVD）生长的MoS₂时，通常会因转移过程产生的残留物和本征缺陷，导致SS较剥离样品有所下降。采用先沉积种子层、随后沉积ALD高介电常数介电层的方法，是实现EOT≃1.0±0.1 nm的最常见方法。因此，在沉积种子层时必须避免损伤单层MoS₂并引入界面陷阱。在CVD生长的MoS₂上使用分子晶体Sb₂O₃作为种子可获得较低的EOT（SS≃73 mV·dec⁻¹），但可能存在热稳定性方面的隐患。

近期关于使用0.3 nm Si种子层的研究也证实了EOT小于1 nm（SS≃80 mV·dec⁻¹）。早期关于通过热蒸发或电子束蒸发²¹沉积的Al种子层的研究，由于在覆盖率与厚度之间需要权衡，其厚度被限制在>1 nm，从而将EOT限制在~2 nm。此外，研究发现Al种子层会对MoS₂通道产生显著的掺杂效应。相比之下，我们通过外延法制备的亚纳米级Al₂O₃结合ALD法生成的HfO₂，可实现EOT≃1 nm且SS≃75 mV·dec⁻¹，这表明在超高真空（UHV）条件下生长的外延Al种子层及随后的原位氧化对MoS₂的损伤较小，且不会引入严重的掺杂效应。用介电常数更高的掺杂HfO₂替代HfO₂，是进一步降低SS的可行方法。

在图5b中，我们针对栅长LG和跨导gm，将我们的短沟道顶栅器件与其他二维场效应晶体管（2D FET）进行了对比分析详细指标汇总于补充表2中。为了实现较高的gm，必须缩短LG、增大COX（即减小EOT）并保持较大的μFE。在短沟道器件中，常采用局部背栅结构配合缩小的EOT，以减少栅极漏电流。对于局部背栅器件，最大gm值为0.31 mS μm⁻¹，该值由栅长LG＝95 nm且EOT＝2 nm的器件实现。为了提高栅极可控性，还开发了顶栅、双栅甚至全栅包围结构。

然而，由于难以在短沟道区域集成低EOT栅极介电层，可达到的gm值仍然较低（通常＜0.15 mS µm−1）。为应对这一挑战，双栅极架构提供了一种有效的方法来提高 COX。通过采用钆掺杂的 AlOx 栅极介电层（双栅极），其有效 COX 可达 4.56 µF cm⁻²（CET ≈ 0.75 nm），从而使 gm 值显著提升至 0.32 mS µm⁻¹，且LG＝100 nm 时，gm 显著提升至 0.32 mS µm−1。

相比之下，我们制备的器件在LG ≃ 100 nm 和EOT ≃ 1 nm 条件下，gm 甚至可达0.45 mS µm−1，这表明沟道迁移率并未出现显著下降。外延生成的Al₂O₃层的主要作用是改善氧化物与二维材料的界面。首先，该层提供了高质量且结构均匀的界面，从而提高了后续HfO₂沉积的成核均匀性。这减少了界面无序、粗糙度和缺陷密度，进而提高了介电环境的均匀性，从而减轻了与界面相散射。其次，插入Al₂O₃层使沟道与高介电常数介电环境的直接相互作用解耦，众所周知，在极端微缩的器件中，这种相互作用会降低沟道迁移率。换言之，Al₂O₃层还充当了界面缓冲层，改善了氧化物与二维材料的界面，从而减轻了栅极介电层引起的散射，包括远距离声子散射以及与氧化物与二维材料界面质量较差相关的界面散射。

结论

我们报道了通过使用源自外延铝薄膜的亚纳米级Al₂O₃种子层，在MoS₂晶体管上集成高介电常数顶栅介电层。这种外延衍生的Al₂O₃层具有均匀的覆盖率、小于1 nm的厚度、原子级平坦的表面以及对底层MoS₂沟道的损伤极小。这使我们能够在MoS₂沟道上构建HfO₂/Al₂O₃顶栅堆栈，其栅极氧化层厚度（EOT）为1 nm，短程阈值电压（SS）较低且滞后效应可忽略不计，同时具有低漏电流和高击穿场强。外延生成的Al₂O₃界面层还使LG ≃ 100 nm的器件峰值跨导高达 gm = 0.45 mS µm⁻¹。通过使用高介电常数（high-κ）的种子层或栅氧化层，应可将EOT进一步降低至1 nm以下，但由于高介电常数材料中介电诱导散射导致通道迁移率下降，EOT减小带来的优势可能会被抵消。因此，高质量且薄的异质外延生长Al₂O₃充当了界面缓冲层，以缓解高介电常数介质和劣质氧化物–二维材料界面导致的迁移率下降。

方法

单层单晶MoS2的CVD生长与转移在具有三个加热区的热壁式三英寸炉管中，通过CVD法在c面蓝宝石衬底⁵⁸上生长了晶圆级单层单晶MoS₂薄膜。前驱体为硫（S）粉末（≥99.5%，Alfa）和氧化钼（MoO₃）粉末（≥99.5%，Aldrich）。硫（S）粉末放置在炉膛的上游（第I区，加热温度为135 °C）。MoO₃粉末放置在石英坩埚中（第II区，加热温度为720 °C），而2英寸蓝宝石则放置在下游（第III区，加热温度为840 ℃）。整个过程在100标准立方厘米/分钟的氩气流下进行，生长压力为30托。CVD生长完成后，单层MoS₂被转移到100纳米厚的SiNx/p+-Si衬底上。同样的转移方法也被用于将MoS₂转移至p+-Si衬底上以进行XPS测量，或转移至90 nm厚的SiO₂/p+-Si衬底上以进行光学光谱测量。

Al种子层的外延生长

采用超高压电子束蒸发法，在室温下于MoS₂上生长了Al种子层（补充图1）。蒸发过程在较长的作业距离（~70 cm）下进行，基底预压力小于10−9 托。采用较长的作业距离是为了避免在坩埚加热过程中MoS2受到辐射加热。采用0.1 Å s−1的低沉积速率，以确保铝在MoS2表面沉积均匀且层薄。沉积过程中持续监测样品台的温度。在铝沉积过程中，经过30秒沉积后，基板温度保持在约23 ℃（补充图1）。为了形成亚纳米级氧化层，将样品转移至装载锁室，在300 torr的低压下，使用O₂和N₂混合气体或洁净干燥空气进行30分钟的温和氧化，从而在MoS₂上形成均匀的氧化铝层。MoS₂上最薄且无针孔的氧化铝层厚度为0.42 nm，该层源自名义厚度为0.3 nm的Al种子层。名义Al厚度是根据沉积速率和时间确定的。

高介电常数材料的ALD沉积

在250 °C下，使用四(乙基甲基氨基)铪和H₂O作为前驱体/氧化剂，在ALD反应器（Picosun R-200）中沉积了HfO₂介电层。沉积过程在100 mtorr的基压下进行，并使用200 s.c.c.m.的氩气作为载气。四(乙基甲基氨基)铪被加热至90 °C。四(乙基甲基氨基)铪和H₂O前驱体的脉冲/吹扫时间分别为300 ms/5 s和100 ms/5 s。

双栅晶体管的制备

所有双栅器件均采用了类似的制备工艺。我们采用了“Al₂O₃优先”工艺，以避免光刻胶残留物附着在接触区和沟道区域（补充图4）。首先将CVD生长的MoS₂转移到厚度为100 nm的SiNx/高掺杂Si衬底上，以形成背栅器件结构。随后，利用聚甲基丙烯酸甲酯辅助转移法，在MoS₂上沉积一层源自0.3 nm外延Al种子层的亚纳米级Al₂O₃，该种子层通过超高真空电子束蒸发法沉积。采用光刻技术定义源极/漏极接触区。将剥离型光刻胶（LOR1A）和光刻胶（AZ1505）旋涂在通过外延法制备的Al₂O₃表面上，随后使用无掩模对准器（Heidelberg µMLA）进行源极/漏极图案化。在显影过程中，光刻胶显影液（AZ300MIF）蚀刻掉了Al₂O₃层，留下无残留的MoS₂接触区。随后，通过超高压电子束蒸发沉积25 nm厚的Au，并进行剥离工艺，形成了接触区。外延生成的 Al₂O₃ 界面层保留在 MoS₂ 沟道上，以实现高介电常数介电层的 ALD 沉积。HfO₂沉积完成后，采用光刻技术定义顶栅区域，随后通过电子束蒸发沉积25 nm厚的Pt并进行剥离，以形成顶栅电极。最后，器件制备完成后，在400 °C的形成气体中进行低压快速热退火，以去除有机残留物。

短沟道晶体管的制备

对于短沟道晶体管，采用了一种以Al₂O₃为最后层工艺，以确保与电子束光刻技术的兼容性（补充图8）。单层MoS₂的转移过程遵循与上一节所述相同的步骤。源极和漏极电极使用电子束光刻系统（RAITH VOYAGER）进行图案化，随后通过超高真空（UHV）电子束蒸发法沉积Au。在按照上一节所述工艺完成接触形成后，形成了外延生成的Al₂O₃界面层。随后的栅极堆栈通过HfO₂的ALD沉积形成，随后沉积一层符合性良好的TiN层，作为主要栅极金属。鉴于电子束蒸发的定向性，选择了ALD TiN薄膜以确保在沟道上实现符合性良好的覆盖。随后，通过超高真空电子束蒸发沉积了25 nm厚的Pt层，以增强栅极接触，并作为栅极区域（与源极/漏极区域重叠部分）的硬掩模。最后，通过干法刻蚀去除Pt栅极区域以外的TiN，从而完成器件的制造。

材料表征

通过平面X射线衍射仪（Bruker D8 Discover）对Al、MoS₂和蓝宝石之间的外延关系进行了表征，该仪器配备Cu Kα X射线管（λ＝1.54 Å，40 kV和40 mA）和非共面X射线探测器臂。首先在面内掠入射衍射模式下进行θ–2θ扫描，以识别垂直于Al/MoS₂/蓝宝石样品表面的Al(110)、MoS₂(1010)和Al₂O₃(1120)衍射晶面。随后，针对这些晶面进行了XRD Φ扫描，扫描范围为−90°至90°，步长为0.1°，以确定Al、MoS₂和蓝宝石的晶向。Al与MoS₂之间的外延关系通过SAED技术，并采用加速电压为200 kV的场发射透射电子显微镜（JEOL F200）进行分析。XPS测量在ULVAC XPS系统（PHI 5000 Versa Probe III）中进行，采用单色Al Kα源（hν＝1,486.6 eV），功率为25 W，加速电压为15 kV，光斑尺寸为100 µm。通过聚甲基丙烯酸甲酯辅助转移法，将CVD生长的单层MoS₂转移到高掺杂Si衬底上，以进行XPS测量。使用Park AFM系统（NX10）进行了AFM和CAFM测量，以表征生长在MoS₂上的介电层的地形和电流泄漏。

电学测量

双栅器件的电学测量和C–V特性分析是使用半导体参数分析仪（Keysight B1500A）配合高真空探针台（Lake shore CRX-4k）在四端子配置下进行的，基压约为10−6托。

光学测量

光致发光（PL）和拉曼光谱均由一台定制的光学显微镜在背散射配置下进行测量。采用532 nm固态激光器作为激发光源。激光通过100倍物镜（数值孔径为0.9）聚焦到样品上。荧光和拉曼信号由同一物镜收集，经0.75 m单色仪分析，并由液氮冷却的电荷耦合器件（CCD）相机检测。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4521期内容，欢迎关注。

加星标⭐️第一时间看推送~

求推荐