台积电下一代封装，加速！

公众号记得加星标⭐️，第一时间看推送不会错过。

AI芯片越来越大，台积电的先进封装也在寻找新的出路。

随着AI GPU、HBM以及多芯粒架构持续发展，传统CoWoS封装面临封装尺寸、制造成本和产能利用率等多重挑战。为此，台积电正在加速推进下一代面板级封装技术CoPoS（Chip-on-Panel-on-Substrate），试图通过从圆形晶圆向方形面板转变，突破大型AI芯片封装的制造瓶颈。

而近期台积电以388亿元新台币收购友达中科厂房，更让市场看到了其扩大先进封装布局的决心。

这不仅是一次普通的厂房收购。对于台积电而言，如何为CoPoS等下一代先进封装技术提前准备制造空间和产业链配套，正在成为新的战略重点。

从CoWoS到CoPoS，台积电寻找下一代封装方案

过去几年，AI芯片需求爆发，CoWoS已经成为台积电先进封装业务增长的重要引擎。

但随着AI芯片持续大型化，传统CoWoS也开始面临新的挑战。

问题首先出在封装尺寸上。

传统CoWoS采用300毫米圆形晶圆进行相关制造，而AI芯片的封装单元通常呈方形或长方形。当封装尺寸不断扩大时，圆形晶圆边缘就会出现越来越多无法容纳完整封装单元的区域，造成面积浪费。

与此同时，随着GPU、HBM和其他芯粒整合规模持续增加，封装面积也在快速扩大。如何提高大尺寸封装的面积利用率、控制成本，成为先进封装必须解决的问题。

CoPoS正是在这样的背景下受到关注。

CoPoS全称Chip-on-Panel-on-Substrate，核心思路是将部分原本在圆形晶圆上进行的封装工艺转移到方形面板上。

相较于300毫米圆形晶圆，方形面板能够提供更大的有效加工面积，也更适合大型方形封装单元排布。根据此前产业研究机构TrendForce的分析，台积电短期聚焦的CoPoS基板尺寸为310×310毫米，方形面板有望将面积利用率从传统晶圆不足70%提高到90%以上。

这对于大型AI GPU和多芯粒封装尤其重要。

当然，CoPoS并不是简单地将圆形晶圆换成方形面板。面板尺寸扩大之后，如何保证大面积加工过程中的平整度、对位精度、热变形控制以及封装良率，都需要重新建立制造工艺。

因此，台积电目前仍在推进相关技术验证。

今年4月，台积电董事长魏哲家在法说会上明确表示，公司正在建立CoPoS先进封装制造流程，预计几年后有机会进入量产阶段。他同时强调，现阶段客户仍然以CoWoS为首选，台积电将继续扩大CoWoS产能，满足客户需求。

按照TrendForce此前的产业预测，2026年将是CoPoS相关设备和材料验证的关键阶段，2027年有望进入试产，2028年下半年规划正式量产。

这意味着，CoPoS并不是短期内取代CoWoS，而是台积电面向未来大型AI芯片封装需求的一项重要技术储备。

收购友达厂房，台积电提前准备先进封装空间

CoPoS从技术验证走向规模化生产，需要的不仅是工艺突破，还需要足够的制造空间。

这也是台积电近期收购友达中科厂房值得关注的原因。

10月29日，台积电公告以388亿元新台币取得友达中科厂房及附属设施，使用面积约16.6万坪。友达预计此次交易可获得约185亿元新台币的处分利益。

这并不是台积电第一次收购面板厂房。

2024年，台积电已经以171.4亿元新台币取得群创南科厂房。加上此次交易，两笔收购合计投入559.4亿元新台币。

对于台积电而言，收购现有面板厂房最大的优势在于缩短建设周期。

面板厂房通常拥有大面积无尘室、完善的厂务系统以及较强的电力和基础设施配套。虽然这些厂房不能直接用于先进制程晶圆制造，但经过改造后，可以为先进封装提供合适的生产空间。

尤其是CoPoS这种面板级封装技术，本身就涉及大尺寸基板加工，生产环境和设备布局与传统晶圆厂存在一定差异。

供应链消息称，台积电此前已经多次派员前往友达L7A、L5C厂评估厂务条件。参考此前群创厂房改造经验，最快可能在2027年第二季度进场施工。

不过，台积电尚未公布此次购入厂房的具体制程配置及投产时间，因此目前还不能直接认定这两座厂房将全部用于CoPoS生产。

但结合台积电持续推进CoPoS的技术路线，以及近年来不断收购旧厂房、扩大先进封装空间的动作来看，其先进封装产能布局正在明显提速。

CoPoS产业链开始成形，玻璃基板成为下一步关键

CoPoS要真正实现规模化量产，还需要整个产业链共同推进。

其中，玻璃材料和相关加工技术尤其值得关注。

需要区分的是，CoPoS采用面板级封装，并不意味着一开始就必须使用玻璃核心基板。玻璃承盘、玻璃核心基板以及玻璃中介层属于不同的技术应用方向，相关技术成熟度和量产时间也并不相同。

但玻璃材料具备较好的平整度、尺寸稳定性和低信号损耗等特点，有望解决大型封装面临的部分翘曲和高速信号传输问题。

其中，TGV（玻璃通孔）和RDL（重布线层）是关键工艺。

TGV通过在玻璃内部形成垂直导电通道，实现不同层之间的电气连接；RDL则负责重新分配芯片与封装基板之间的信号连接。

目前，博通已经与TOPPAN合作开发玻璃核心载板，瞄准下一代Tomahawk交换芯片，采用510×510毫米规格。供应链消息还显示，英伟达也在测试玻璃核心基板。

在台湾地区，友达已经规划TGV、RDL和玻璃核心基板试产线，并结合康宁玻璃材料，布局510×515毫米规格的平台。群创也在推进相关技术。

不过，按照TrendForce的判断，台积电下一阶段对玻璃核心基板的重点布局，可能要到2030年以后才逐步进入规模化商业阶段。TGV加工一致性、玻璃裂纹、金属化以及大尺寸基板平整度，仍是需要解决的技术问题。

这意味着，台积电当前推进CoPoS，首先要解决的是面板级封装工艺和产能建设问题，而玻璃核心基板则是更长期的材料技术布局。

从CoWoS到CoPoS，台积电正在为AI芯片下一阶段的封装需求提前铺路。

如果说过去几年先进封装的核心任务是解决GPU与HBM如何整合，那么未来随着芯片尺寸和集成规模进一步扩大，封装制造平台本身也可能迎来改变。

台积电收购面板厂房，正是这一变化的一个重要信号。

(来源：内容来自半导体行业观察综合)

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4578期内容，欢迎关注。

加星标⭐️第一时间看推送~

求推荐