面板级封装，问题来了

公众号记得加星标⭐️，第一时间看推送不会错过。

将先进封装工艺从晶圆（wafer）转向面板（panel），乍看之下似乎只是一个几何问题。大型人工智能（AI）和高性能计算（HPC）芯片的封装形式正日益趋向矩形，而其下方的300毫米晶圆却依然是圆形的。随着封装尺寸的增大，越来越多的昂贵加工步骤会落在圆形晶圆的边缘区域——而这些区域实际上无法用于制造任何有效产品。

采用面板则能“找回”这些被浪费的区域。在相同的工艺周期内，面板可以容纳更多的大型封装单元；而且与晶圆不同，面板的尺寸不会对方形或矩形封装的规格造成同样的严格限制。对于尺寸不断增长的先进封装而言，这种经济效益是不容忽视的。

然而，半导体封装行业几十年来一直专注于晶圆加工，而非面板加工。现有的设备、材料、工艺配方、搬运系统以及过程控制方案，全都是围绕圆形工件的几何形状和机械特性而开发设计的。

日月光（ASE）负责HPC应用先进扇出型（fan-out）封装开发的技术总监Teck Chong Lee在最近的一次演讲中指出：“在600毫米面板上进行组装的风险很高，而且我认为目前我们尚不具备执行该工艺所需的全套设备。一种可行的方案是：先在大尺寸的600毫米面板上完成中介层（interposer）的制作，然后将其切割成四块，再分别进行后续的组装和C4工艺处理。这种方法的风险要低得多。”

这种折中方案背后的经济效益十分可观。在同一项研究中，若采用5.5倍光罩尺寸（reticle-size）的中介层，在300毫米晶圆上可产出9个单元，而在300毫米面板上则可产出16个。若将一块600毫米面板切割成四块300毫米的单元进行加工，总产量可达64个；而如果能对完整的600毫米面板进行整体加工，产量则可提升至72个。从纯粹的利用率来看，完整面板的产出量是晶圆的8倍——这一增幅远超两者原始面积约5倍的差距，原因在于矩形面板几乎不会在边缘处造成任何浪费。因此，该工艺流程在能够利用大尺寸优势的环节充分发挥其长处，但在进入组装阶段前又不得不做出一定让步——因为现有的制造基础设施尚无法全程支持这种更大尺寸的规格。这种折中方案恰恰反映了当前正在发生的重大转型：将封装工艺从“晶圆级”转向“面板级”，绝不仅仅是简单地扩大加工尺寸，而是要重新审视并识别出整个工艺流程中，究竟有哪些环节长期以来一直受限于晶圆的固有尺寸。

该工艺流程原本就是围绕晶圆构建的

随着封装尺寸的增大，利用率优势也随之提升。在一项对比中，英特尔代工服务（Intel Foundry）展示了使用 510 × 515 毫米面板的案例：对于尺寸约为 4 倍光罩（reticle）的封装产品，在 300 毫米晶圆上仅能产出约 10 个单元，而在面板上则可产出约 48 个单元。归根结底，晶圆本身存在着更为严格的几何限制——在 300 毫米晶圆上所能容纳的最大正方形，边长仅约为 210 毫米。

英特尔高级首席工程师塔雷克·易卜拉欣（Tarek Ibrahim）在一次会议演讲中表示：“对于某些特定尺寸规格，我们认为晶圆方案更具经济效益。然而，一旦封装尺寸超过一定限度，面板方案的优势便显而易见——最主要的原因在于，面板能够产出更多的封装单元。考虑到人工智能（AI）的发展趋势以及对超大规模系统的需求，面板已成为实现规模化生产的必然选择。”

经济上的可行性并不意味着制造工艺也能直接平移适用。先进封装所采用的许多设备和工艺知识，最初是针对圆形晶圆开发的；而基板形状与尺寸的改变，也随之改变了这些工艺的具体要求。久而久之，许多基于“晶圆”这一特定对象的预设条件已变得习以为常，甚至被人们忽略了——因为底层的加工对象（晶圆）长期未曾改变。那些看似属于工艺本身的要求，实际上往往只是针对晶圆这一载体的要求。

Ibrahim 指出：“在晶圆级，这属于单面加工；而在面板级，实际上变成了双面加工。要在面板这种尺寸规模下进行加工，同时确保良好的均匀性和合适的 Cpk（过程能力指数），无疑是一项巨大的挑战。”

挑战之一在于，原本适用于晶圆的工艺流程，未必能直接平滑地迁移到更大的矩形表面上。例如，旋涂工艺依赖于径向对称性；若用于矩形基板，会导致边角处的薄膜厚度不均匀，且大部分滴加的光刻胶会被甩出浪费掉。在 600mm 面板的工艺流程中，光刻胶通常改用狭缝涂布（slit or slot-die coating）方式，覆盖约 586 × 586mm 的有效区域。光刻环节也发生了变化，在许多面板工艺流程中，无掩模直接成像技术正逐渐取代传统的晶圆步进式光刻机（stepper）。

这些差异进而影响到了相关的材料与设备。在玻璃面板上实现精细线路（Fine-line RDL）时，需要开发新型光刻胶及其涂布方法，加强对套刻精度（overlay control）的管控，并要求设备能够在更大面积范围内保持温度和工艺的一致性。例如，大尺寸加热板本身就成了一个亟待解决的开发难题。随着线宽/线距（line and space）从约 5µm 向 2µm 甚至更小尺寸演进，原本处于封装流程后段的工艺，如今也开始要求达到接近前道制造（front-end）级别的精度。

棘手之处在于，面板级封装无法直接沿用那些为实现高精度而设计的前道制造设备。前道制造的基础设施大多是基于 300mm 圆形晶圆构建的，而传统的基板加工设备则是针对不同的特征尺寸和工艺公差设计的。面板级封装的定位，恰好介于两者之间。最终呈现的方案，与其说是晶圆工艺流程的简单放大，不如说是一种由多种旧有工艺要素拼凑而成的新型制造流程。这种面板方案解决了一个日益棘手的几何尺寸难题，但也随之暴露出，此前基于晶圆工艺所建立的诸多假设——涵盖涂胶、曝光、搬运及均匀性控制等各个环节——在应用于面板时面临着严峻挑战。

良率决定了“有效面积”的上限

支持采用更大尺寸面板，最直观的理由是它能容纳更多的封装单元。但从经济角度来看，真正关键的问题在于最终能产出多少合格的封装产品。

当承载于基板上的芯片价值越高，这一问题就愈发重要。如果一块面板上集成了逻辑芯片和高带宽内存（HBM），那么在封装环节出现故障之前，其上搭载的“已知合格芯片”（KGD）价值可能高达数万美元。在这种情况下，即便良率出现微小的下滑，也足以抵消因单次处理更大面积所带来的成本优势。

Amkor公司负责芯粒（Chiplet）与FCBGA集成业务的副总裁Mike Kelly指出：“晶圆或面板上集成的芯片价值极高；一旦良率受损，导致部分昂贵的芯片报废，那么通过扩大规模所获得的全部经济效益便会荡然无存。缺陷在所难免，因此必须具备完善的修复机制，以避免良率损失。否则，扩大面板尺寸的初衷也就毫无意义了。”

这意味着“返修能力”不再仅仅是应对突发状况的备选方案，而已成为一项必要的设计要求。如果面板无法修复，那么任何局部缺陷所造成的损失，都将与面板上承载的总价值成正比——而这部分价值，恰恰正是采用大尺寸面板所追求的目标。

日月光（ASE）提供的数据直观地展示了其中的权衡：若要保留600mm面板所带来的额外12.5%可用面积，就必须采用这种工艺形式；然而，正如Lee所言，这种形式不仅更难管控，而且目前尚未得到所有必要封装设备的支持。

因此，在制造层面，尺寸最大的面板未必就是最经济的选择。虽然更大的面积能提升单次工艺循环的产出效率，但一旦出现问题，所面临的价值损失风险也随之增加。最终，实际可行的尺寸上限，既取决于几何尺寸，更取决于良率水平。

面板承载着其自身的“历史”

在面板尺度下，良率不仅取决于缺陷密度，还取决于面板在整个工艺流程中表现出的可预测性——因为每一道工序都会改变面板的状态，从而影响后续工序。

在封装制造过程中，材料会经历加热、固化、沉积、电镀和清洗等环节。这些过程会导致尺寸发生偏移、应力累积，材料特性也会随温度和工艺条件而改变。因此，当面板进入下一道工序时，其结构状态已与上一道工序时有所不同。

因此，在面板状态发生变化时进行测量是合理的。然而，随着工件尺寸的增大，这些状态变化也变得更难管控。在晶圆尺度上，数十年的制造经验已明确了特定工艺会引起多大的位移，以及后续工序对这种位移的容忍度。而在面板尺度下，由于面积大幅增加，必须确保这些变化在整个面板范围内保持可预测且均匀；此外，面板工艺往往采用生产历史较短的材料和工艺组合。

使用玻璃基板可以减轻部分此类位移。在模拟两层重布线层（RDL）形成的测试中，研究发现：当基板材料从标准的“高玻璃化转变温度（高Tg）”有机材料，更换为“超低热膨胀系数（超低CTE）”材料，再到玻璃基板时，尺寸稳定性得到了显著提升。

弗劳恩霍夫可靠性与微集成研究所（Fraunhofer IZM）的基板与面板技术组经理拉尔斯·伯彻（Lars Boettcher）在一次会议报告中指出：“标准高Tg材料在‘三西格玛（3σ）’水平下的平均位移约为22微米。超低CTE材料的表现要好得多，且均匀性更佳，但位移仍处于7微米左右。而采用玻璃基板时，表现非常均匀，位移仅在3微米左右——尽管这一数值可能已接近我们所用测量设备的精度极限。”

然而，即便尺寸稳定性有所提升，结构中的其他部分仍可能发生位移。热处理工艺仍会改变芯片（die）的最终位置；在大型面板上，这种位移在不同区域可能存在差异，而非表现为可以通过后续步骤统一校正的单一偏移量。 “玻璃载板刚性较强，且其热膨胀系数（CTE）可与封装中的硅或其他结构相匹配。它非常稳定，表面平整，能够支持精细间距（fine-pitch）工艺，”Brewer Science公司封装解决方案业务开发工程师Hamed Gholami Derami表示，“然而，使用玻璃的一个局限在于，在热处理过程中可能会出现非线性的芯片位移（die shift）。这种位移难以校正，在大尺寸玻璃面板上尤为突出。”

这意味着工艺历程（process history）演变成了一个对准（alignment）问题。芯片在工艺流程初期可能被准确放置，但后续的固化、沉积或其他热处理步骤可能会改变周围结构，导致芯片最终位置发生偏移。后续层必须基于面板在当前时刻的实际状态进行构建，而非仅仅依据原始设计中的坐标数据。

同样的工艺历程也增加了仿真的难度。杨氏模量（Young’s modulus）和剪切模量（shear modulus）等力学性能（用于描述材料在拉伸和剪切载荷下的刚度）会随温度变化；此外，对于较新的玻璃和聚合物体系，往往缺乏像硅材料那样成熟的表征数据。通用参数虽可作为参考起点，但在投入实际生产（消耗材料和占用设备）之前，模型仍需预估各工艺步骤可能引入的应力和翘曲程度。

“在制造失败或良率受损之前，请先进行仿真，不要凭空猜测，”Synopsys公司产品管理负责人Lang Lin建议道，“利用通用参数和通用工艺流程进行仿真，评估各工艺步骤所产生的翘曲和应力，然后再开展实验。”

但通用模型的局限性在于其适用范围有限。要实现精确预测，最终仍取决于堆叠结构中实际材料的特性，包括这些特性如何随温度和工艺过程而变化。其中一些关键数据可能属于专有信息。材料或基板供应商可以在不泄露具体配方或制造细节的前提下，提供足够的表征数据，从而优化仿真模型。

因此，面板制造既是一个建模问题，也是一个反馈问题。每一道工艺都会改变物理结构，进而影响下一道工艺；而测量手段与仿真模型则必须不断跟进这些变化。面板规模越大，若在流程后期才发现早先的某项假设有误，其代价就越昂贵。

对面板进行切割会引发另一个问题

日月光（ASE）采用的“混合格式流程”（mixed-format flow）通过在工艺中引入新的边界来管控这一风险，但前提是这块 600mm 的玻璃面板在被分割成四块较小的面板后，依然能够保持完整。

日月光的 Lee 表示：“从一开始设计 600mm 面板的布局时，就必须考虑到它最终会被分割成四块 300mm 的面板。这并非简单的切割工序，而是包含多个步骤，还需要进行边缘处理以去除锋利的边缘。”

这意味着“切割”成为了上游设计的一个约束条件。面板布局必须预先规划好最终的分割位置；同时，切割工艺必须确保不会产生碎屑或导致边缘受损，否则在后续的组装环节中，这些缺陷可能会引发面板破裂。日月光发现，仅靠切割面板是不够的——分割过程需要经过多道工序，并辅以边缘处理，之后较小的面板才能进入后续的工艺流程。

除了切割边缘，玻璃内部也可能因其他原因而受损。例如，穿透玻璃的通孔（Through-glass vias，简称 TGV）会在材料内部造成应力集中，这是因为铜和玻璃在温度变化时的膨胀率不同。在加热过程中，铜的膨胀速度更快，会向外凸出，从而在周围的玻璃中形成压缩应力集中；而在冷却过程中，铜发生收缩，会拉扯玻璃侧壁，产生拉伸应力，进而可能导致周围材料出现环状裂纹。如何发现这些裂纹，本身就是一个工艺控制难题。

应用材料公司（Applied Materials）先进封装部门的工艺集成工程师 Poulomi Mukherjee 在一次会议演讲中指出：“目前行业内尚无统一标准。我们需要确定什么样的热测试才是合适的，因为要检测出玻璃中的裂纹并非易事。因此，这其中也涉及大量的计量与检测工作。”

正因如此，检测环节也被前移到了上游——这与切割工序前移的原因如出一辙。面板在某道工序中可能看似完好，但实际上边缘已受损或内部已产生裂纹；这些缺陷可能要等到后续经历热循环、搬运或组装操作时，才会真正引发严重后果。而当故障显现时，面板往往已经历了多道加工，其所承载的价值也已大幅增加。一些必要的管控手段目前尚未具备。严重的缺陷可能隐藏在互连结构内部；而材料之间不常见的组合，则会产生一些制造商尚在摸索如何识别的关联性。一套工艺方案在受控的演示环境下或许行之有效，但一旦投入批量生产，跨越不同的批次和多台设备时，就可能出现偏差。

Critical Manufacturing的项目与计划经理Tiago Tavares表示：“在进入大规模生产阶段时，仍有一个学习曲线需要克服。你必须提前部署管控措施；而其中一些管控手段甚至需要从零开始研发，因为目前尚不存在现成的方案。”

因此，面板级封装（Panel-level packaging）在经济效益上的优势，并不仅仅在于能在更大的工件上容纳更多的封装单元。该工艺还必须能够尽早发现损伤，否则，更大的加工面积只会导致在出现废品时造成更昂贵的材料损失。

结论

人们通常设想，面板级封装行业最终会统一采用某种标准的大尺寸规格，并围绕它构建一套设备生态系统——这正如半导体制造业最终统一采用300mm晶圆一样。

日月光（ASE）所采用的“混合规格”策略表明，这一过渡过程或许不会那么整齐划一。当“利用率”成为影响经济效益的关键因素时，600mm面板或许是理想之选；但当良率、搬运或设备可用性变得更为重要时，它可能就不再是最优解了。通过切割面板来缩小尺寸，虽然会牺牲一定的面积利用效率，却能让工件回归到一个更易于管控的制造环境中。

在整个工艺流程的不同环节，可能需要采取不同的方案。例如，涂覆（Coating）和重布线层（RDL）工艺能从更大的加工面积中获益，而组装环节则可能更适合较小的规格。切割（Dicing）工序必须预判后续工艺的需求；检测（Inspection）必须在产品被赋予更多价值之前发现损伤；一旦发现损伤，还必须具备修复的可能性。此外，面板在历经多道工序后所累积的热应力和机械应力，可能会改变后续设备实际处理的对象状态。

多年来，由于设备、材料和工艺假设都已围绕“晶圆”这一载体实现了标准化，许多选择变得“隐形”了。而面板级封装迫使工程师们必须重新审视并明确这些选择。该行业最终或许会实现面板规格的标准化，但在此之前，必须先理清哪些要素属于工艺本身，而哪些要素仅仅是因为长期以来一直以“晶圆”为载体，才被误认为是工艺固有的一部分。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4568期内容，欢迎关注。

加星标⭐️第一时间看推送~

求推荐