微纳核芯三维存算一体AI芯片加速迈入产品化阶段

近日，杭州微纳核芯电子科技有限公司（以下简称“微纳核芯”）完成超10亿元C2轮融资。本轮融资由建投投资领投，杭州资本、凯泰资本、晓池资本、烟台财金、盛堃投资、国投泰康、领阳基金等多家机构共同投资，并有多家老股东继续加码。

叠加此前完成的C1轮融资，微纳核芯在两个月内累计完成超20亿元融资，半年内累计融资规模达到30亿元。此次融资将主要用于三维存算一体AI芯片的持续迭代、流片与客户送测，算力板卡及服务器产品开发，软件工具链完善，存储和封装供应链备货，以及端云客户联合验证和市场拓展。

从公司发展阶段来看，本轮融资的意义并不只是资金规模本身。此前，微纳核芯重点完成了技术路线验证和芯片架构积累；接下来，公司将进一步推进产品工程化、客户送测、供应链协同和规模交付，发展重点正在从“验证技术可行”转向“推动产品进入真实应用”。

大模型推理进入规模化阶段，算力竞争从峰值转向效率

过去几年，人工智能产业的关注重点主要集中在大模型训练和参数规模。随着模型逐渐进入搜索、办公、智能终端、机器人和工业应用，推理正在成为算力需求增长的重要来源。

与训练阶段相比，大模型推理更加关注长期运行中的综合效率，包括单位Token成本、首Token延迟、持续生成速度、算力利用率、功耗、散热和部署成本。

尤其是在自回归解码过程中，计算单元并不总是处于满负荷状态，模型权重和KV Cache的频繁访问，会给存储带宽和数据搬运带来较大压力。芯片需要消耗大量资源，将数据从存储器传输到计算单元，再将结果写回。

这意味着，AI芯片的竞争正在从单一的峰值算力竞争，转向存储、计算、封装、软件和系统效率的综合竞争。

微纳核芯的3D-CIM™技术体系，正是围绕这一产业变化展开。公司希望通过存算一体、三维近存和异构软硬件协同，减少数据搬运带来的功耗和延迟，在算力密度、能效和成本之间探索更加适合大模型推理的产品路径。

3D-CIM™：将存算一体、三维近存与异构架构结合

传统AI芯片中，存储器和计算单元相对分离，数据需要在两者之间频繁传输。随着大模型规模扩大，数据搬运带来的带宽和功耗开销逐渐成为影响有效算力的重要因素。

微纳核芯自主构建的3D-CIM™三维存算一体技术体系，将存算一体、三维近存和异构计算架构进行协同设计。其技术路线主要包括三个层面：

第一，通过SRAM存算一体架构，让部分矩阵和向量运算在更接近数据存储的位置完成，减少数据在存储器和独立计算单元之间的往返传输；

第二，通过DRAM三维近存架构提升存储与计算之间的互连效率，缓解大模型推理过程中的带宽瓶颈；

第三，通过基于RISC-V的RV-CIM™异构软硬件体系，将存算单元与通用计算、专用指令集、编译器、算子库和算法适配结合起来，使存算一体芯片能够更好地融入实际软件环境。

与单纯采用三维封装不同，3D-CIM™更关注计算发生的位置、数据流动方式以及软硬件如何协同。对于大模型推理而言，这种架构的价值不只是提升局部计算指标，更在于通过系统性设计降低数据搬运开销，提高芯片在真实负载下的有效利用率。

根据公司已完成多轮流片芯片的测试结果，在特定工艺、面积和计算精度对比条件下，微纳核芯SRAM存算一体架构相比传统冯·诺伊曼架构，实现了约4—6倍算力密度和约5—10倍计算能效提升。

从芯片架构到软件工具链，构建全栈研发能力

对于存算一体芯片而言，硬件架构只是产品化的一部分。由于其数据流和计算方式与传统CPU、GPU或NPU存在差异，芯片能否被开发者和客户高效使用，很大程度上取决于指令集、编译器、算子库和运行时环境。

微纳核芯围绕这一问题构建了RV-CIM™异构软硬件体系，覆盖芯片架构、核心IP、RISC-V指令集扩展、编译器、算子库和算法适配等环节。

公司希望通过“控制流与数据流分离”等架构设计，使通用计算和存算计算能够协同运行，并通过软件工具链降低模型迁移和应用开发门槛。对于客户而言，这意味着芯片的使用不再只依赖固定硬件功能，而是可以通过指令集和软件环境对不同模型、算子和应用场景进行适配。

从研发组织方式看，微纳核芯已形成覆盖基础电路、芯片架构、存储器件、异构计算、编译器、算法适配和产品工程的研发体系，具备从技术方案、芯片设计、流片测试到板卡和系统适配的全链条能力。

目前三颗芯片已完成投片，产品进入工程化推进阶段

在产品方面，微纳核芯LP-CIM™系列和PCIe-CIM™系列共三颗芯片已完成投片，分别面向端侧低功耗推理和云侧、边缘侧推理场景。

LP-CIM™系列主要面向AI手机等端侧、部分云侧服务器等高性价比需求场景，重点关注低成本、低功耗、低时延和本地推理能力；PCIe-CIM™系列则高性能推理市场，重点优化在端侧和云侧场景的推理速度、综合能效和系统部署成本。

三颗芯片覆盖存算核心、芯片架构、专用指令集、编译器和软件栈等关键环节，既是产品开发，也是公司全栈技术能力的一次工程化验证。

按照公司规划，相关芯片预计于2027年初正式开展客户送测，并根据客户验证和产品认证进展逐步启动批量供货。也就是说，微纳核芯的前期产品和技术方案已经进入商业化推进阶段，芯片则正在从流片、回片测试走向正式客户验证和产品导入。

端云两侧推进客户合作，应用场景逐步明确

在端侧市场，微纳核芯围绕AI手机、AI PC、智能硬件和算力盒子等场景，与多家手机平台、ODM厂商和具身智能企业开展技术对接、算法适配和方案开发。

公司根据客户真实模型负载和应用需求，持续迭代芯片规格定义、软件栈和产品方案。目前，部分合作项目已经进入联合调试阶段，后续将随着芯片送测，进一步开展正式样机适配和产品导入。

在云侧市场，微纳核芯已与多家云服务商、AI基础设施企业和算力服务商建立方案合作关系，围绕大模型推理业务推进算力方案评估和场景化POC测试。

云侧推理更加关注芯片的内存带宽、吞吐能力、整机功耗、集群部署和服务成本。微纳核芯将结合3D-CIM™架构的系列芯片/板卡产品，推进面向智算中心的存算一体推理硬件方案，并通过软件适配和系统优化，探索在云侧推理场景中提升有效算力和降低单位Token成本。

从客户合作阶段看，公司目前已形成由技术交流、联合定义、方案适配、POC测试到正式芯片送测的推进路径。随着产品完成流片和回片，客户合作将逐步从前期方案验证转向正式芯片验证和产品导入。

供应链与产业生态同步完善

AI芯片从设计走向量产，需要晶圆制造、存储器件、先进封装、测试验证、板卡生产和服务器集成等多个环节协同。

围绕芯片和算力板卡的交付，微纳核芯正在完善存储原厂、晶圆制造、先进封装、板卡和系统集成等供应链布局。上游合作伙伴为芯片回片、3D DRAM供应、封装测试和量产交付提供支持；下游终端和云侧客户则参与产品定义、场景适配和性能验证。

在产业合作方面，公司已与国内存储、晶圆制造、封装测试、终端、服务器和人工智能企业开展合作，推动形成“架构创新—产品研发—供应链协同—客户验证”的产业闭环。

公司还担任中国电子工业标准化技术协会RISC-V工作委员会存算一体应用组组长单位，牵头推进RISC-V存算一体指令集和相关标准建设，并与产业链企业共同推动自主可控的软件和硬件生态发展。

本轮融资将重点支持产品交付和规模化应用

对于芯片企业而言，从技术样片走向量产，通常需要持续投入流片、封装、测试、软件适配、客户送测和供应链备货。特别是三维存算一体等新型架构，还需要在不同产品、工艺和应用场景中持续迭代。

对于微纳核芯而言，资本支持的意义不仅在于扩大研发投入，也在于帮助公司提高产品迭代速度、供应链保障能力和客户交付能力，推动三维存算一体技术进入更大规模的产业应用。

从“技术可行”走向“产品可用”

微纳核芯此次在短期内完成大额融资，三颗芯片完成投片，端云客户合作持续推进，意味着公司正在进入产品化和产业化的关键阶段。

下一步，公司将重点完成芯片回片、测试和客户送测，推进LP-CIM™和PCIe-CIM™产品在端侧、边缘侧和云侧场景的适配，完善RV-CIM™软件工具链，并与存储、封装、终端、云服务和AI基础设施企业深化合作。

从更长周期看，微纳核芯希望以3D-CIM™三维存算一体技术为基础，推动AI芯片从峰值算力竞争走向系统效率竞争，让架构创新最终转化为更低的推理功耗、更高的算力利用率和更具竞争力的Token服务成本。