台积电，盯上DRAM？

公众号记得加星标⭐️，第一时间看推送不会错过。

围绕台积电垂直DRAM专利的讨论，引出了一个耐人寻味的问题：全球领先的晶圆代工厂未来是否可能挑战现有的存储器制造商？这种好奇不难理解。涉及垂直晶体管和集成电容器的专利披露表明，台积电正在探索与未来存储器微缩相关的架构。然而，技术探索与商业化进入市场是两个不同的里程碑，两者之间还存在巨大的制造和经济性障碍。

在解读专利本身时，准确性至关重要。“US @2022”并不能唯一对应某一份专利文件。台积电的一项相关专利申请US20220359529A1于2022年11月公开，描述了一种将垂直沟道晶体管与混合式沟槽及堆叠电容器集成的结构。另一项专利于2022年5月提交，并以US20230240066A1公开，其设计是在垂直环绕栅极（GAA）晶体管正上方设置电容器。不应将这些专利披露混为同一种架构，也不应将其视为产品发布公告。

尽管如此，这些专利仍然具有实际意义。它们表明，台积电正在探索如何缩小存储单元的占用面积，并以垂直方式集成存储结构。但这些专利并不能证明台积电已具备量产条件、作出了投资承诺，或有意销售标准型DRAM产品。一种合理的解释是，此类研究旨在为嵌入式存储器、逻辑与存储器集成，或未来客户需求保留技术选择。不过，这仍然是一种推断，而非台积电公开披露的商业战略。

更广泛的竞争焦点在于，DRAM如何继续实现微缩。SK海力士已公开将4F²垂直栅极平台和3D DRAM列为未来发展方向。关键在于，两者虽然相关，但属于不同概念：缩小存储单元的占用面积，并不自动意味着实现多层有源存储单元的堆叠。同样，HBM中将已制造完成的DRAM芯片进行堆叠，与在存储阵列内部构建垂直重复排列的存储单元，也存在区别。

对于SK海力士、三星、美光以及任何潜在的新进入者而言，决定性的挑战是如何将结构上的潜在优势转化为可靠且成本可控的存储比特。一张具有吸引力的器件截面图仅仅是开始。工程师必须确保晶体管、电容器、互连结构及周边电路能够协同工作，并在大规模阵列、制造工艺波动、不同工作温度以及反复生产的过程中保持稳定。

第一个障碍是电气控制。存取晶体管必须提供足够大的电流以实现高速运行，同时将漏电流限制在足够低的水平，以保持存储电荷。密集的垂直结构也使相邻结构之间的相互作用更难控制。SK海力士在位线屏蔽和背栅控制方面的研究表明，看似简单的存储单元面积缩减，背后可能涉及大量工程工作。

第二个障碍是电容器集成。缩小存储单元的占用面积，并不会消除对可读取电荷存储信号的需求。设计人员必须在电容量、介电层漏电、击穿可靠性和制造复杂性之间取得平衡。垂直结构能够提供额外的表面积，但与此同时，也要求在越来越狭窄的空间内实现一致的薄膜沉积、刻蚀和电气连接。每增加一项结构优势，也会带来一个必须解决的集成问题。

第三个障碍是制造经济性。增加堆叠层数可以提高名义存储密度，但也会增加工艺步骤、检测要求以及产生缺陷的机会。热预算限制了哪些材料和制造工艺顺序能够共存。键合技术也会引入自身的对准精度和界面质量要求。因此，真正具有商业意义的衡量指标，是每个可用且通过质量认证的存储比特的成本，而不是某种拟议结构中能够设计出多少个存储单元。

这也是为什么有关台积电专利的讨论，其意义超出了对台积电本身的猜测。如果传统DRAM的微缩变得更加困难，架构转型可能会影响存储容量、功耗、供应经济性以及计算成本。然而，更高的存储密度本身并不能保证更高的带宽或更低的系统能耗。这些结果还取决于外围电路、接口、封装，以及存储器与处理器之间的连接方式。

总而言之： 台积电披露的这些专利值得关注，因为它们证明了该公司正在开展相关技术探索。其更深层次的启示在于，未来DRAM领域的领先地位，将要求架构、材料、工艺集成和制造能力共同进步。现有存储器厂商拥有长期积累的量产经验，而潜在挑战者可能具备不同的集成优势。最终的赢家，将是那些能够以具有竞争力的成本，将有前景的技术结构转化为可靠产品的企业。这才是3D DRAM竞争真正具有重要意义的地方。

https://semiwiki.com/semiconductor-manufacturers/375329-tsmcs-patent-and-the-harsh-realities-of-3d-dram-competition/

(来源：semiwiki )

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4576期内容，欢迎关注。

加星标⭐️第一时间看推送~

求推荐